

3100096007295


|                     |             |
|---------------------|-------------|
| PERPUSTAKAAN<br>ITS |             |
| Tgl. Terima         | 22 SEP 1994 |
| Terima Dari         | H           |
| No. Agenda Pp.      | 2732        |

# EVALUASI RELIABILITY DAN FAILURE RATE PABX DIGITAL MT 8980

## TUGAS AKHIR



RSE  
621.385  
Sup  
2-1  
1994



Oleh :

**RETNA SUPRABASASI**

**NRP : 2882201054**

**JURUSAN TEKNIK ELEKTRO  
FAKULTAS TEKNOLOGI INDUSTRI  
INSTITUT TEKNOLOGI SEPULUH NOPEMBER  
SURABAYA  
1994**

# **EVALUASI RELIABILITY DAN FAILURE RATE PABX DIGITAL MT 8980**

## **TUGAS AKHIR**

**Diajukan Guna Memenuhi Sebagaimana Persyaratan**

**Untuk Memperoleh Gelar**

**Sarjana Teknik Elektro**

**Pada**

**Bidang Studi Teknik Telekomunikasi**

**Jurusan Teknik Elektro**

**Fakultas Teknologi Industri**

**Institut Teknologi Sepuluh Nopember**

**SURABAYA**

**Mengetahui / Menyetujui**

**Dosen Pembimbing**



**Ir. Iskandar Zulkarnain**

**SURABAYA**

**AGUSTUS, 1994**

## ABSTRAK

Untuk mengetahui unjuk kerja serta kualitas dari suatu peralatan adalah dengan mengetahui harga reliability(keandalan). Selama proses pengoperasian pada kondisi dan waktu tertentu diuji kegagalan yang terjadi. Failure rate(laju kegagalan) yang menyatakan banyaknya kegagalan yang terjadi tiap satuan waktu. Dalam hal ini peralatan yang diuji reliability-nya adalah peralatan komunikasi IC switching MT 8980 buatan MITEL. Dengan mempelajari parameter-parameter PABX, sistem serial Telecom BUS yang dikembangkan MITEL serta arsitektur IC MT 8980 dan IC-IC pendukung lainnya dapat dilakukan pengujian yang menyebabkan kegagalan selama proses pengoperasian.

Setelah mengetahui besarnya harga failure rate dan reliability dari suatu peralatan dapat diestimasi kapan peralatan tersebut dilakukan perawatan ulang dan didisain kembali sehingga keandalannya dapat ditingkatkan kembali.

## KATA PENGANTAR

Puji syukur penulis panjatkan kehadirat Allah swt. atas rahmat dan hidayah-Nya tugas akhir ini dapat diselesaikan.

Tugas akhir ini dilaksanakan guna memenuhi satuan kredit semester yang merupakan persyaratan dalam menyelesaikan pendidikan Strata 1 di Jurusan Teknik Elektro, Fakultas Teknologi Industri, Institut Teknologi Sepuluh Nopember, Surabaya.

Pada kesempatan ini penulis ingin mengucapkan terima kasih yang sebesar-besarnya kepada :

- Dr. Ir. Moh. Salehudin, M.Eng.Sc, selaku Ketua Jurusan Teknik Elektro.
- Ir. Soetikno, selaku Koordinator Bidang Studi Elektronika, yang memberikan masukan awal untuk tugas akhir ini.
- Ir. Iskandar Zulkarnain, selaku dosen pembimbing pertama yang memberikan bimbingan dalam penyelesaian tugas akhir ini
- Ir. Harris Pirngadi, selaku dosen pembimbing kedua yang banyak memberikan dorongan.
- Ir. Hendra Kusuma, selaku dosen wali
- Bapak dan Ibu yang senantiasa setia dalam mendampingi dan memberikan semangat .
- Adik-adik dan kakak-kakak yang banyak membantu.
- Rekan-rekan mahasiswa Jurusan Teknik Elektro, Institut Teknologi

Sepuluh Nopember ITS

- Segenap pihak yang turut membantu berhasilnya tugas akhir ini.

Tugas akhir ini masih kurang sempurna, untuk itu kritik dan saran yang bersifat membangun sangat penulis harapkan untuk kebaikan tugas akhir ini. Dan harapan penulis semoga tugas akhir ini dapat memberi manfaat bagi kita semua.

Surabaya, Juli 1994

Penyusun

## DAFTAR ISI

|                                      |     |
|--------------------------------------|-----|
| JUDUL .....                          | i   |
| PENGESAHAN .....                     | ii  |
| ABSTRAK .....                        | iii |
| KATA PENGANTAR .....                 | iv  |
| DAFTAR ISI .....                     | vi  |
| DAFTAR GAMBAR .....                  | xii |
| DAFTAR TABEL .....                   | xv  |
| Bab I PENDAHULUAN                    |     |
| I.1. Latar Belakang .....            | 1   |
| I.2. Permasalahan .....              | 1   |
| I.3. Tujuan .....                    | 2   |
| I.4. Metodologi .....                | 2   |
| I.5. Sistematika .....               | 2   |
| I.6. Relevansi .....                 | 3   |
| Bab II PARAMETER-PARAMETER PABX      |     |
| II.1. Sentral Telepon Digital .....  | 4   |
| II.2. Line Terminal Interface .....  | 6   |
| II.2.1. Battery Feed .....           | 7   |
| II.2.2. Overvoltage Protection ..... | 8   |
| II.2.3. Ringing Feed .....           | 8   |

|  |    |
|--|----|
| II.2.4. Supervision dan Signalling .....                 | 8  |
| II.2.5. Coding .....                                     | 9  |
| II.2.6. Hybrid .....                                     | 9  |
| II.2.7. Test .....                                       | 9  |
| II.3. Pulse Code Modulation .....                        | 10 |
| II.4. Transmisi Data pada ST-BUS .....                   | 11 |
| II.4.1. Bentuk dan Susunan Sinyal .....                  | 11 |
| II.4.2. Sinyal Pengaturan .....                          | 13 |
| II.4.3. Stream Informasi .....                           | 14 |
| II.5. Digital Switching                                  |    |
| II.5.1. Time Switch .....                                | 15 |
| II.5.2. Space-Time Switch .....                          | 15 |
| II.5.3. Space Switch .....                               | 15 |
| II.6. Perbedaan utama antara Time dan Space Switch ..... | 18 |
| II.7. Sistem PABX Digital MT 8980 .....                  | 18 |
| II.7.1. Modul Pelanggan .....                            | 18 |
| II.7.2. Unit Pensinyalan .....                           | 19 |
| II.7.3. Modul Switching Network .....                    | 19 |
| II.7.4. Pengendalian Perangkat Lunak .....               | 20 |
| II.7.4.1. Event Manager .....                            | 20 |
| II.7.4.2. Hook Manager .....                             | 22 |
| II.7.4.3. DTMF Manager .....                             | 22 |

|  |    |
|--|----|
| II.7.4.4. Time Out Manager .....                                 | 22 |
| II.7.4.5. Signalling Manager .....                               | 23 |
| II.7.4.6. Switching Manager .....                                | 23 |
| II.7.4.7. Subscriber State .....                                 | 24 |
| <b>BAB III RELIABILITY (KEANDALAN)</b>                           |    |
| III.1. Konsep Reliability (Keandalan) .....                      | 27 |
| III.2. Permodelan Fenomena Kerusakan .....                       | 28 |
| III.2.1. Rata-rata Waktu Kerusakan .....                         | 28 |
| III.3. Failure (Kegagalan) .....                                 | 29 |
| III.3.1. Failure Rate (Laju Kegagalan) .....                     | 30 |
| III.4. Model Probabilitas untuk Reliability .....                | 32 |
| III.4.1. Distribusi Weibull .....                                | 33 |
| III.4.2. Distribusi Eksponensial .....                           | 33 |
| III.5. Pengujian Hipotesis .....                                 | 33 |
| III.5.1. Uji Keacakan .....                                      | 34 |
| III.5.2. Pengujian Distribusi .....                              | 35 |
| III.5.3. Perkiraan Parameter .....                               | 36 |
| III.5.3.1. Perkiraan Nilai Parameter Distribusi Eksponensial.... | 36 |
| III.5.3.2. Perkiraan Nilai Parameter Distribusi Weibull .....    | 36 |
| III.6. Reliability (Keandalan) Sistem .....                      | 38 |
| <b>BAB IV ANALISA MASALAH</b>                                    |    |
| IV.1. Faktor Kegagalan .....                                     | 40 |



|   |           |
|---|-----------|
| IV.1.1. Kegagalan Faktor Sistem .....   | 40        |
| IV.1.2. Kegagalan Faktor Luar .....   | 41        |
| IV.2. Pengujian Peralatan dan Kegagalan .....                                     | 42        |
| IV.2.1. Modul Catu daya .....   | 43        |
| IV.2.2. Modul Pelanggan dan Unit Pensinyalan .....                                | 45        |
| IV.2.3. Pengujian Pembangkit Clock .....  | 46        |
| IV.2.4. Pengujian Modul Switching Network .....                                   | 47        |
| IV.2.5. Pengujian Modul Pembangkit Ring dan<br>Pendeteksi Keadaan Pelanggan ..... | 49        |
| IV.2.6. Pengujian Penerima Digit .....  | 50        |
| IV.2.7. Pengujian Pembangkit Nada (tone generator) .....                          | 51        |
| IV.2.8. Pengujian Grade of Service pada Trafik Telepon .....                      | 51        |
| IV.3. Kegagalan Sistem pada Pengoperasian PABX .....                              | 54        |
| IV.4. Pengambilan Data .....  | 55        |
| IV.5. Pengolahan Data .....   | 58        |
| IV.6. Evaluasi dari Pengujian Data .....  | 61        |
| <b>BAB V PENUTUP</b>  |           |
| V.1. Kesimpulan .....   | 66        |
| V.2. Saran .....  | 67        |
| <b>DAFTAR PUSTAKA .....</b>   | <b>68</b> |
| <b>LAMPIRAN</b>   |           |

## DAFTAR GAMBAR

|   |    |
|---|----|
| Gambar 2.1. Konfigurasi umum dari PABX digital .....          | 5  |
| Gambar 2.2. Hubungan antara Fungsi-fungsi BORSHCT .....       | 8  |
| Gambar 2.3. Pencatutan dari Sentral .....                     | 9  |
| Gambar 2.4. Bentuk dari sinyal-sinyal ST-BUS .....            | 14 |
| Gambar 2.5. Bentuk sinyal Pengaturan tipe 0 pada ST-BUS ..... | 15 |
| Gambar 2.6. Bentuk sinyal Pengaturan tipe 1 pada ST-BUS ..... | 16 |
| Gambar 2.7. Time Switching .....                              | 18 |
| Gambar 2.8. Space Time Switching .....                        | 20 |
| Gambar 2.9. Space Switching .....                             | 22 |
| Gambar 3.1. Kurva Failure rate .....                          | 38 |
| Gambar 4.1. Blok Diagram PABX .....                           | 42 |
| Gambar 4.2. Rangkaian Catu Daya 5 V .....                     | 43 |
| Gambar 4.3. Rangkaian Catu Daya 12 V .....                    | 43 |
| Gambar 4.4. Rangkaian Catu Daya 24 V .....                    | 44 |
| Gambar 4.5. Rangkaian Pembangkit Sinyal C1 dan C2 .....       | 46 |

## **LAMPIRAN**

1. Listing Program
2. Data book IC MITEL 8980
3. Data book IC MITEL MT 8967
4. Data book IC MITEL MH 88610
5. Tabel Distribusi Weibull

# **BAB I**

## **PENDAHULUAN**

### **I.1. LATAR BELAKANG**

Agar penggunaan suatu peralatan mencapai kondisi optimum dalam pengoperasiannya, peralatan tersebut harus teruji kualitas dan keandalannya. Parameter-parameter reliability (keandalan) yang didapatkan selama pengujian didasarkan pada pemodelan sistem peralatan yang diuji.

Konsep reliability (keandalan) yang sederhana didasarkan pada kegagalan (failure) pada saat pengoperasian peralatan. Dalam hal ini peralatan yang diuji adalah sentral telepon kecil (PABX) digital yang menggunakan IC digital switching produksi MITEL 8980.

Dengan menguji hubungan tiap-tiap jalur pelanggan dengan sistem PABX pada waktu yang telah ditentukan, untuk mengetahui terdapat kegagalan dalam lalu lintas telephone. Jalur dikatakan gagal jika tidak dapat digunakan untuk menghubungkan para pelanggan(subscriber) kecuali dalam keadaan sibuk.

Dengan menganalisa kegagalan (failure) yang ada selama operasi dapat diketahui keandalan (reliability) dari peralatan tersebut.

### **I.2. PERMASALAHAN**

Masalah yang dihadapi dalam tugas akhir ini bagaimana cara melakukan pengujian Reliability dan Failure Rate dari PABX digital dengan MT 8980.

Dalam pembahasan Tugas Akhir ini, pengujian pada PABX digital dilakukan dengan pengoperasian PABX MT8980 dalam menangani trafik (lalu lintas) telepon dalam waktu yang telah ditentukan dan menganalisa data dengan metode statistik dan perangkat lunak untuk mengetahui harga reliability dan failure rate.

### **I.3. TUJUAN**

Tujuan dari tugas akhir ini :

1. Membahas parameter-parameter
2. Melakukan pengujian reliability dan failure rate
3. Mengevaluasi hasil pengujian.

### **I.4. METODOLOGI**

Untuk mencapai tujuan di atas maka dilakukan langkah-langkah sebagai berikut :

1. Studi literatur
2. Studi lapangan
3. Pengambilan data
4. Evaluasi hasil pengujian
5. Menyusun laporan tugas akhir

### **I.5. SISTEMATIKA**

1. Bab I : Pendahuluan
2. Bab II : Menjelaskan tentang parameter-parameter PABX Digital
3. Bab III : Menjelaskan teori reliability (keandalan) serta failure rate (laju kegagalan)

#### 4. Bab IV : Analisa Masalah

- Pemodelan sistem serta pengambilan data
- Mengolah data dengan metoda statistik
- Pembuatan perangkat lunak untuk mengolah data
- Mengevaluasi hasil pengujian

#### I.6. RELEVANSI

Dari tugas akhir ini diharapkan dapat menambah pengetahuan tentang reliability dan failure rate, sehingga dapat digunakan untuk mengetahui umur peralatan dengan menguji kegagalan yang ada selama pengoperasian. Penekanannya disini adalah pengambilan parameter-parameter yang dijadikan acuan untuk mengetahui harga reliability(keandalan). Sehingga dapat dikembangkan metode baru untuk menghitung harga keandalan dengan mengetahui faktor-faktor penyebab kegagalan.

Disamping itu dapat digunakan untuk mengetahui kapan suatu peralatan dilakukan perawatan dan jika dimungkinkan didisain ulang untuk meningkatkan harga keandalan sehingga peralatan itu dapat beroperasi lebih optimal.

## BAB II

# PARAMETER-PARAMETER PABX


### II.1. SENTRAL TELEPON DIGITAL

Proses switching pada hubungan telepon dapat dilakukan secara digital pada suatu PABX, dengan mengubah data suara ke sinyal digital PCM dan melewatkannya ke suatu digital switch. Konfigurasi umum dari suatu PABX digital dan hubungannya dengan perangkat luar dapat dilihat pada gambar 2.1., yang terdiri dari bagian-bagian :

1. *Public Network Interface*
2. *Digital Line Interface*
3. *Voice Data Terminal*
4. *Analogue Line Interface*
5. *Switching Matrix*
6. *Control dan Messaging Interface*

Bagian *Publik Network Interface* menghubungkan PABX digital dengan sentral telepon lainnya. Pada bagian ini, hubungan dilakukan dengan jalur masukan dan keluaran yang dinamakan *Incoming Highway* dan *outgoing Highway*. Jalur ini merupakan jalur data serial PCM 30 yang memiliki kecepatan transfer sebesar 2 Mbit per detik.

*Digital Line Interface* adalah bagian yang menghubungkan sentral dengan peralatan ISDN. Pada jalur ini, informasi yang dikirimkan adalah apa yang



Gambar 2.1  
Konfigurasi umum dari PABX digital<sup>1)</sup>

dikenal sebagai jalur 2B + D. B(Base) adalah jalur untuk mengirimkan data serial dengan kecepatan transfer 64 Kbit per detik. Jalur B biasanya digunakan untuk komunikasi suara. Sedangkan D merupakan singkatan dari Data. Jalur tersebut memiliki kecepatan transfer sebesar 32 Kbit per detik. Dengan demikian pada jalur 2B + D kecepatan transfer adalah 160 Kbit per detik.

*Voice Data Terminal*, Telset (Telephone Set) atau komputer PC adalah contoh dari peralatan yang dapat menggunakan jalur ISDN.

*Analogue Line Interface* adalah bagian yang menghubungkan PABX digital dengan pesawat telepon analog. Jalur yang menghubungkan sentral dengan

<sup>1)</sup> .....MSAN-122 APPROACH TO DIGITAL LINE CARD DESIGN, MITEL Semikonduktor, 1992 hal 5-213



pesawat telepon adalah jalur analog, sehingga pada bagian ini terdapat rangkaian yang mengubah sinyal analog ke sinyal digital PCM dan sebaliknya.

Pesawat telepon analog dapat berupa pesawat telepon yang menggunakan *Rotary Dial*(Pulse) atau pesawat telepon dengan *Push Button* (Tone). Perbedaannya adalah cara penerimaan digit-digit yang dikirim pada PABX.

Bagian *Switching Matrix* adalah inti dari PABX. Bagian ini mengatur lalu lintas data antar peralatan yang terhubung pada PABX. Kapasitas *Switching Matrix* menentukan jumlah hubungan yang dapat dilayani oleh PABX pada suatu saat. Pada PABX digital, proses switching dilakukan secara digital, karena itu sinyal input dari *Switching Matrix* harus berupa sinyal digital. Sedangkan pada PABX analog, digunakan saklar mekanik atau elektronik pada switching *Matrix*nya, sehingga sinyal input dari *Switching Matrix* berupa sinyal analog.

Seluruh bagian pada PABX digital ini dikontrol dan diberikan pensinyalan melalui bagian *Control* dan *Messaging Interface*. Satu atau lebih mikroprosesor digunakan untuk mengoperasikan bagian-bagian dari PABX digital. Bagian ini juga memberikan kemampuan akses oleh operator untuk keperluan perbaikan dan perawatan dari PABX digital.

Sistem perkawatan antara sentral dengan pelanggan menggunakan sistem 2 kawat (sinyal yang dikirim dan yang diterima menggunakan kawat yang sama), sedangkan sistem pada sentral menggunakan sistem pada sentral menggunakan sistem 4 kawat, maka harus dilakukan perubahan (konversi) dari sistem 2 kawat ke sistem 4 kawat.

Konversi dari sistem 2 kawat ke sistem 4 kawat dilakukan pada bagian yang disebut Subscriber Line Interface Circuit (SLIC).

Fungsi-fungsi yang harus dipenuhi oleh bagian ini antara lain yaitu, Battery Feed, Overvoltage Protection, Ring Feed, Supervision, Coding, Hybrid, dan Test. Fungsi-fungsi tersebut dikenal dengan nama BORSCHT.

### II.2.1. Battery Feed

Battery Feed mempunyai fungsi yang ditujukan untuk memberikan catu daya bagi pesawat telepon. Fungsi dan sifat dari bagian ini yaitu :

1. Memberikan catu daya untuk pesawat telepon pelanggan. Besarnya catu daya ini biasanya berupa tegangan DC 48 volt.
2. Kemampuan untuk menyalurkan pensinyalan dari dan ke pesawat telepon pelanggan.
3. Resistansi DC yang rendah.
4. Resistansi AC yang tinggi.

Pesawat telepon dicatu dengan tegangan baterai sebesar 48 VDC melalui tahanan 200 ohm dan transformer. Pada saat gagang telepon diangkat, arus akan mengalir melalui loop tertutup antar sentral dan pesawat telepon. Dalam keadaan tersebut tiap saluran ditentukan bahwa arus kerja minimum tidak boleh kurang dari 20 mA. Jika arus kerja saluran kurang dari 20 mA akan berakibat pesawat telepon tidak beroperasi dengan sempurna.

### **II.2.2. Overvoltage Protection**

Karena peralatan dalam sebuah sentral digital lebih banyak menggunakan komponen semikonduktor, maka perlu peralatan yang dapat melindunginya dari tegangan transien akibat kilat, transien akibat switching dan tegangan induksi dari jaringan listrik serta terbaliknya polaritas.

Untuk keperluan perlindungan peralatan dari tegangan lebih (over voltage protection), digunakan satu atau lebih dioda zener. Dioda zener tersebut dipasang antara pin Tip dan Ring pada saluran telepon.

Untuk melindungi peralatan dari polaritas tegangan input terbalik, maka line terminal interface juga diberikan rangkaian pelindung berupa jembatan penyearah. Sehingga polaritas tegangan input yang terbalik tidak akan merusakkan komponen yang ada.

### **II.2.3. Ringing Feed**

Sentral telepon harus memberikan sinyal ringing kepada pelanggan untuk menandakan terdapat panggilan yang ditujukan kepadanya. Sentral telepon memberikan sinyal ringing ke jalur pelanggan setelah terjadi hubungan yang baik pada unit switching. Biasanya besarnya sinyal ringing ini 90 V rms pada frekwensi 20 Hz.

### **II.2.4. Supervision dan Signalling**

Supervision merupakan bagian proses pensinyalan yang bertugas mendeteksi keadaan saluran dalam keadaan on hook atau off hook, menerima angka dan menerima ringing jawaban pada kasus hubungan antar sentral.

Salah satu cara pensinyalan adalah DC Signalling. DC Signalling bekerja berdasarkan ada tidaknya arus pada saluran/loop. Dengan pengenalan kondisi tersebut, dapat diketahui adanya saluran off-hook, on-hook atau pulsa-pulsa yang timbul dari putaran angka pada pesawat telepon.

Pensinyalan lainnya adalah Tone Signalling. Pada pensinyalan ini digunakan nada untuk memberikan informasi mengenai keadaan tertentu. Nada dapat berupa nada kontinyu atau terputus-putus dengan kecepatan tertentu.

#### **II.2.5. Coding**

Proses pengkodean (*coding*) dilakukan pada sebuah encoder. Hasil dari pengkodean adalah sinyal PCM digital yang kemudian dikirimkan ke switching network.

Pembentukan kembali sinyal dari bentuk PCM yang diterima dari unit switching ke bentuk analog memerlukan sebuah dekoder. Encoder dan decoder biasanya dilakukan dalam satu bagian, sehingga bagian ini disebut CODEC (CODer dan DECoder).

#### **II.2.6. Hybrid**

Karena konversi analog ke digital dan sebaliknya dilakukan secara individual untuk masing-masing saluran pelanggan, maka hibrid (H) diperlukan untuk konversi 2-wire/4-wire dan 4-wire/2-wire yang melibatkan saluran-saluran pelanggan 2-wire.

#### **II.2.7. Test**

Proses testing membutuhkan akses rangkaian loop lokal dan ke rangkaian peralatan switching untuk mendeteksi kesalahan pada saluran antara sentral dengan pelanggan dan untuk melakukan perawatan. Relay tambahan pada rangkaian loop lokal untuk memungkinkan proses test ini.

### II.3. PULSE CODE MODULATION

Transmisi sinyal analog dalam bentuk digital tentu hanya dapat dilakukan jika sinyal analog tersebut sudah diubah bentuknya menjadi sinyal digital yang dapat menyatakan sinyal analog tersebut. Proses perubahan bentuk dari analog ke digital disebut proses Coding dan proses sebaliknya disebut Decoding.

Pulse Code Modulation (PCM) merupakan salah satu sistem Coding dan Decoding. Prinsip PCM adalah untuk mendapatkan sampel dari sinyal analog yang terbagi dalam waktu, kemudian mengkodekan tiap sampel ke dalam bentuk digital, dan mengirimkan deretan bit digital yang menyatakan nilai angka dari sampel dalam bentuk kode. Proses tersebut dilakukan sebaliknya pada sisi penerima. Sinyal dalam bentuk multipleks diterima dan diterjemahkan serta digabungkan untuk mendapatkan kembali sinyal analog. Jadi sinyal ditransmisikan dalam bentuk logika 0 atau 1 akan memudahkan untuk diregenerasi dan lebih tahan terhadap noise dan distorsi yang ditimbulkan oleh media transmisi.

Proses pembangkitan sinyal PCM dapat dibagi dalam beberapa tahapan yaitu :

1. Band limiting (pembatasan lebar bidang)
2. Sampling (pengambilan sampel)

3. Quantizing (kuantisasi)
4. Coding (pengkodean)
5. Multiplexing (multipleks)
6. Alignment (penyesuaian)

Pembatasan lebar bidang (band limiting) berguna untuk menghindari terjadinya peristiwa aliasing. Aliasing terjadi jika frekuensi sampling kurang dari dua kali frekuensi sinyal yang disampel. Persamaannya dapat ditulis  $f_s \leq 2 BW$ , dimana  $f_s$  adalah frekuensi sampling dan BW adalah lebar bidang sinyal input.


Sistem PCM pada telepon menggunakan frekuensi sampel sebesar 8 KHz. Sehingga frekuensi maksimum dari sinyal analog yang dapat disampel adalah sebesar 4 KHz. Lebar bidang ini sudah cukup untuk menyalurkan informasi suara.

## II.4. TRANSMISI DATA PADA ST-BUS

### II.4.1. Bentuk dan Susunan Sinyal

Susunan dari ST-BUS dapat dilihat pada gambar (2.5). Dari gambar tersebut terlihat bahwa stream ST-BUS terdiri dari 32 kanal yang masing-masing kanalnya terdiri dari 8 bit. Ke-32 kanal itu membentuk suatu Frame yang akan berulang sekali setiap 125  $\mu$ s. Data yang dikirim dalam satu akan menempati sebuah kanal pada frame dari ST-BUS. Dengan demikian pada satu frame ST-BUS akan terdapat  $8 * 32$  bit atau 128 bit. Satu frame memerlukan 125  $\mu$ s, sehingga satu detiknya akan terdapat 8000 buah frame. Laju data pada frame ini ditentukan

sebagai jumlah bit tiap detik, yaitu sebesar  $128 \text{ bit} * 8000/\text{detik}$  atau 2048000 bit/detik (2 Mbps).



Gambar 2.5  
Bentuk dari sinyal-sinyal ST-BUS

- 1.<sup>2)</sup>Sebuah sinyal framing untuk mencocokkan frame
2. Sebuah sinyal clock untuk pewaktuan
3. Aliran informasi secara serial

Awal dari sebuah frame ditandai dengan sinyal framing. Bila sinyal framing ini muncul, data berikutnya yang akan diterima adalah bit ke tujuh pada kanal yang pertama (kanal 0). Data yang lain kemudian dikirimkan secara berurutan sesuai dengan sinyal clock, dari bit ke 7 kanal ke 0 sampai bit ke 0 pada kanal 31.

#### II.4.2. Sinyal Clock

ST-BUS menggunakan dua buah standard frekuensi clock. Kedua-duanya digunakan untuk memberikan timing (penentuan waktu) kepada peralatan yang menggunakan ST-BUS. Akan tetapi tiap peralatan hanya akan menggunakan salah

<sup>2)</sup> ibid hal 14

satu dari kedua frekuensi clock tersebut. Frekuensi clock yang digunakan ini adalah 4.096 MHz dan 2.048 MHz. Sinyal-sinyal clock ini mempunyai hubungan yang khusus dengan pewaktuan frame dan pewaktuan bit.


#### **II.4.3. Sinyal Pengaturan**

Pada ST-BUS terdapat dua macam tipe sinyal pengaturan (disebut juga frame pulsa). Sinyal pengaturan ini digunakan sebagai sinyal untuk sinkronisasi atau sebagai tanda bagi peralatan untuk melakukan sesuatu.


Tipe yang pertama adalah pulsa yang muncul pada saat frame dimulai (tipe 0). Pulsa ini dijadikan patokan oleh peralatan ST-BUS dan kemudian menggunakan input clock untuk menentukan kapan untuk menerima atau untuk mengirim informasi dari serial stream.

Tipe yang lain (tipe 1) adalah pulsa yang digunakan seperti fungsi dari sinyal chip enable. Dengan munculnya pulsa ini, maka peralatan yang menggunakan ST-BUS diminta untuk mengirimkan atau menerima informasi pada ST-BUS. Variasi dari bentuk pulsa ini (tipe 2) biasanya digunakan oleh peralatan yang memerlukan lebih dari satu kanal pada tiap frame.





Gambar 2.6  
Bentuk Sinyal Pengaturan Tipe 0 Pada ST-BUS<sup>9)</sup>



Gambar 2.7  
Bentuk Sinyal Pengaturan Tipe 1 Pada ST-BUS

#### II.4.4. Stream Informasi

Stream informasi adalah stream serial yang membawa informasi diantara peralatan-peralatan pada ST-BUS. Sebuah stream informasi dapat seluruhnya digunakan oleh satu peralatan atau digunakan bersama-sama oleh beberapa peralatan dengan membagi-bagi beberapa kanal.

Umumnya tiap peralatan akan menempati satu kanal pada suatu stream. Peralatan tersebut dapat mengirimkan informasi dengan cara meletakkan data digital pada kanal tersebut. Sedangkan pada proses penerimaan, peralatan tersebut menerima informasi yang dikirimkan kepadanya dengan cara membaca informasi

<sup>9)</sup> ibid hal 15

digital yang terdapat pada kanal yang ditempatinya. Dengan demikian lalu lintas informasi akan selalu berlangsung pada Information Stream ini.

## II.5. DIGITAL SWITCHING

Dua teknik dasar switching yang dipakai yaitu :

- Time switching
- Space switching

.Time switch dapat men-switch sembarang data PCM 8 bit dari incoming highway ke sembarang time slot pada outgoing highway . Pengolahan incoming data PCM tersebut dapat dilakukan sebagai berikut :

- a. Ditulis secara putaran dalam memori data time switch dan akan dibaca seperti yang diperintahkan oleh permintaan panggilan.
- b. Dipisah dan disimpan dalam memori data seperti diperintahkan oleh peminta panggilan dan dibaca secara putaran.

. Space-time switch jenis time switch kecepatan tinggi. Karena kecepatan operasinya yang tinggi, ia dapat men-switch sebuah 8 bit data PCM dalam salah satu highway dari beberapa incoming highway ke sembarang time slot dari dalam salah satu highway dari beberapa outgoing highway. Untuk itu data PCM dari beberapa dari beberapa incoming highway ini harus dimultipleks dan disampaikan ke memori data mempunyai bit rate yang lebih tinggi daripada yang dari incoming highway.

.Tidak seperti time switch , spaceswitch beroperasi tanpa memindahkan time slot. Space switch dapat menswitch sembarang 8-bit data PCM dari incoming

highway ke sembarang outgoing highway tanpa merubah time slot. Jadi data PCM dipertahankan time slot aslinya selama dan sesudah proses switching, dalam arti tidak ada delay yang terjadi. Satu-satunya perubahan adalah posisi *spatial*-nya, yaitu dalam alokasi highway-nya. Gambar 2.9 menunjukkan prinsip space switching. Untuk menyederhanakan penjelasan, hanya tiga highway ditunjukkan pada input dan output, dan hanya empat data PCM yang digunakan (sebagai pengganti contoh untuk 32 time slot) per periode 125  $\mu$ s. Untuk alasan yang sama masing-masing titik silang (crosspoint) dalam switching network ditunjukkan sebagai gerbang AND. Pola penghantaran gerbang AND berubah bersama dengan sebuah time slot. Koneksi dibuat lewat gerbang AND untuk masing-masing time slot dari masing-masing incoming highway. Satu gerbang AND diswitch ON 8000 kali per detik untuk satu koneksi. Pada gambar 2.9, gerbang AND diswitch ON secara simultan untuk durasi time slot khusus. Siklus yang lengkap bergerak 8000 kali per detik.


Urutan pasti gerbang AND yang mana yang akan dirubah dari ON atau OFF diberikan untuk masing-masing kolom dalam matriks (ekivalen pada tiap-tiap outgoing highway) dengan suatu memori kontrol. Alamat-alamat kontrol dalam memori kontrol menata gerbang AND untuk dirubah ON untuk masing-masing time slot (ekivalen dengan incoming highway khusus untuk diswitch). Dalam gambar 2.10 matriks dikontrol seperti pada tabel 2.1

Karakteristik space switch ialah :

1. Proses switching, data PCM dipertahankan time slot-nya, tetapi dapat dialokasikan ke sembarang outgoing highway.
2. Non-blocking, dalam suatu susunan dengan  $m$  incoming dan  $n$  outgoing highway, dimana  $n$  lebih besar atau sama dengan  $m$ .
3. Efisien dan kecil, space switch terdiri dari rangkaian elektronik LSI.

Tabel 2.1  
Susunan Kontrol Space Switching

| TIME SLOT | AND gate ON             | incoming    | Outgoing    |
|-----------|-------------------------|-------------|-------------|
| t1        | 1 - 2<br>2 - 3<br>3 - 1 | 1<br>2<br>3 | 2<br>3<br>1 |
| t2        | 1 - 1<br>2 - 3<br>3 - 1 | 1<br>2<br>3 | 1<br>3<br>2 |
| t3        | 1 - 3<br>2 - 1<br>3 - 2 | 1<br>2<br>3 | 3<br>1<br>2 |
| t4        | 1 - 2<br>2 - 3<br>3 - 1 | 1<br>2<br>3 | 2<br>3<br>1 |



Gambar 2.9  
Space switching

## **II.6. PERBEDAAN UTAMA ANTARA TIME DAN SPACE SWITCH**

Dalam penyambungan yang dibuat lewat time switch, data PCM diubah time slot-nya antara input dan output. Oleh karena dapat terjadi waktu tunda pada saat pemindahan time slot pada satu frame. Ini terjadi karena adanya penulisan dan pembacaan pada data memori.

Penyambungan yang dibuat lewat space time data PCM merubah highway antara input dan dan output-nya, namun mempertahankan time slot awalnya. Dalam pemindahan highway ini tidak akan terjadi waktu tunda, karena proses switching dilakukan tanpa menggunakan suatu data memory, tetapi menggunakan gerbang AND.

## **II.7. SISTEM PABX DIGITAL MT 8980**

Sistem PABX digital yang ditinjau dibagi dalam 3 bagian utama :

1. Modul Pelanggan
2. Unit Pensinyalan
3. Modul Switching Network

### **II.7.1 Modul Pelanggan**

Modul pelanggan dari dua bagian yaitu CODEC dan SLIC, yang berfungsi sebagai rangkaian interface dari perangkat telepon dengan sentral. Pada bagian ini terdapat fungsi-fungsi untuk memberikan sumber tegangan ke pesawat telepon, mendeteksi keadaan pelanggan (on hook atau off hook), dan fungsi untuk menyalurkan sinyal-sinyal supervision. Bagian ini juga berfungsi untuk mengubah

sinyal analog menjadi sinyal PCM digital yang kemudian diproses oleh Modul Switching.

### **II.7.2. Unit Pensinyalan**

Unit pensinyalan terdiri dari empat bagian pengkonversi paralel ke serial (P/S), pembangkit nada (Tone generator), pembangkit ring (Ring generator) dan penerima digit (DTMF Receiver).

Pembangkit sinyal ringing berfungsi untuk membangkitkan sinyal ringing. Pembangkit Nada berfungsi untuk membangkitkan sinyal yang diperlukan untuk Nada Pilih, Nada Sibuk, Nada Ring Back, Nada unobtainable. Penerima digit (DTMF Receiver) berfungsi untuk menterjemahkan nada yang dikirim oleh pelanggan ke dalam bentuk sinyal digit yang kemudian diproses oleh prosessor. Sedangkan Pendeteksi Keadaan Pelanggan (yang berupa pengubah data paralel ke serial) berfungsi untuk melaporkan keadaan pelanggan ke komputer.

### **II.7.3. MODUL SWITCHING NETWORK**

Modul Switching (Digital Switch) merupakan bagian yang bertugas menghubungkan sinyal PCM digital dari satu pelanggan ke pelanggan lainnya melalui sebuah jaringan switching. Modul switching juga berfungsi sebagai pengubah dari informasi serial ST-BUS ke bentuk paralel sehingga pembacaan informasi oleh prosessor dapat dilakukan. Proses switching dikontrol oleh prosesor, dimana pelanggan tujuan diprogram sesuai dengan permintaan pemanggil. Komputer yang digunakan sebagai interface antara sentral dengan operator atau pelanggan (subscriber) untuk keperluan pengoperasian bertugas

mendeteksi perubahan status pelanggan (on hook atau off hook), mengatur pensinyalan dan menerima digit yang dikirim kemudian memerintahkan Modul Switching agar menghubungkan pelanggan dengan pelanggan tujuannya.

#### **II.7.4. PENGENDALIAN PERANGKAT LUNAK**

Perangkat lunak yang digunakan untuk menjalankan sentral telepon dibagi dalam beberapa rutin utama atau manager. Prosesor utama membagi waktu pengerjaan kepada seluruh manager, sehingga proses yang harus dilakukan oleh manager dapat dijalankan dengan baik. Mekanisme yang terjadi pada sentral ataupun yang terjadi pada pelanggan dibuat agar masing-masing manager mengetahui kondisi tersebut. Mekanisme tersebut termasuk dalam EVENT. Sedangkan pesan-pesan yang dikirimkan oleh suatu manager ke manager yang lain disebut message.

Terdapat 5 manager dalam disain perangkat lunak : Hook Manager, DTMF Manager, Event Manager, Signalling Manager, Switching Manager. Kelima anager diatur oleh rutin yang lebih tinggi tingkatannya yang dinamakan KERNEL.

##### **II.7.1.4 Event Manager**

Event. manager yang bertugas untuk mencatat event-event yang terjadi pada sentral. Event ini disimpan dalam sebuah event Queue buffer. Event queue buffer adalah sebuah database yang berisikan urutan kejadian yang sudah dicatat oleh event manager tetapi belum mendapatkan pelayanan. Apabila suatu

event telah mendapat pelayanan, maka event tersebut dibuang dari database. Sekaligus juga membuat event yang berikutnya menjadi event yang perlu mendapat pelayanan. Pada event Manager dicatat mengenai 4 keterangan Event :

#### a. Event What

Event what menunjukkan jenis dari event yang terjadi, misalnya yang terjadi adalah pelanggan mengangkat gagang teleponnya, maka pada event.what diberikan kode : evHOOK. Beberapa jenis event yang mungkin muncul dan keterangan penyebabnya diberikan sebagai berikut :

| Event :          | Penyebab :                    | Manager       |
|------------------|-------------------------------|---------------|
| evHOOKOFF        | Gagang telepon diangkat       | HookMan       |
| evHOOKON         | Gagang telepon diletakkan     | HookMan       |
| evDIGITAVAILABLE | Tombol pada telepon ditekan   | DTMF Man      |
| evTimeOut        | Batas waktu telah terlewatkan | Time Out Man  |
| evAccount        | Penambahan jumlah pulsa       | Time Out Man  |
| ev Nothing       | Event yang tidak terdefinisi  | semua manager |

#### b. Event.When

Event.When adalah variabel yang menunjukkan kapan suatu event terjadi. Event.When dalam satuan milidetik dihitung dari sejak komputer dinyalakan.

#### c. Event. Where

Even.where berisi kode letak dari kanal dimana event terjadi. Pada PABX yang ada tiap pelanggan menempati kanal tertentu, sehingga event where akan menunjukkan pelanggan mana yang menyebabkan event. itu muncul.



#### **d. Event. Code**

Even Code adalah kode yang merupakan keterangan pelengkap dari event yang terjadi. Sebagai misal pada evDigit Available dimana telah diterima digit dari pelanggan.

#### **II.7.4.2. Hook Manager**

Hook manager mengatur fungsi untuk mendeteksi keadaan saklar hook pada pesawat telepon pelanggan. Bila terjadi perubahan keadaan, Hook Manager akan mengirimkan informasi kepada Event Manager bahwa sesuatu telah terjadi pada sistem. Informasi kepada event manager bahwa sesuatu telah terjadi pada sistem. Informasi yang diberikan oleh Hook Manager adalah evHookOff bila terjadi pengangkatan gagang telepon oleh pelanggan dan evHookON bila terjadi peletakan gagang pesawat telepon oleh pelanggan.

Informasi lainnya diberikan sesuai dengan definisi dari Event sebelumnya. Sedangkan event.code diisikan kode Unknown yang menandakan bahwa informasi itu tidak diketahui atau juga tidak terdefinisi.

#### **II.7.4.3. DTMF Manager**

DTMF manager bertugas melakukan scanning terhadap pelanggan yang diijinkan untuk mengirimkan digit ke sentral. DTMF manager hanya dibuat untuk menerima digit 3 kanal sekaligus.

#### **II.7.4.4. Time Out Manager**

Timeout manager bertugas untuk mengawasi bahwa suatu keadaan berlangsung dalam selang waktu yang diijinkan. Misalnya pelanggan telah mendapatkan nada pilih tetapi pelanggan tersebut tidak menekan tombol untuk selang waktu yang tertentu, maka tugas dari time Out Manager untuk memberikan informasi bahwa pelanggan tersebut telah melewati batas waktu yang diijinkan.

#### **II.7.4.5. Signalling Manager**

Signalling Manager bertugas untuk memberikan pensinyalan yang diperlukan kepada pelanggan. Sinyal-sinyal ini meliputi sinyal-sinyal nada pilih, nada sibuk, nada tunggu, nada ring dan sebagainya.

Signalling Manager bertugas penuh atas proses pensinyalan ini. Di samping itu. Signalling Manager bertugas penuh atas proses pensinyalan ini. Disamping itu Signalling Manager bertugas untuk memantau hubungan yang telah terjadi, sehingga

didapatkan sinyal-sinyal yang diperlukan bagi pelanggan. untuk itu, signalling manager dapat mengirimkan pesan kepada switching manager untuk menghubungkan pelanggan dengan pembangkit nada.

#### **II.7.4.6. Switching Manager**

Switching manager bertugas menghubungkan pelanggan dengan pembangkit nada. Dengan demikian pelanggan akan dapat menerima nada-nada pensinyalan. Switching manager juga bertugas untuk menghubungkan pelanggan dengan pelanggan lain jika proses panggilan telah berhasil. Dengan demikian, switching manager bertugas langsung atas perintah dari Signalling Manager.

#### **II.7.4.7. Subscriber State**

Semua event. yang terjadi akan dilayani oleh Kernal. Kemudian kernel akan memproses event tersebut menjadi informasi mengenai keadaan pelanggan. Keadaan pelanggan(state) dijadikan acuan oleh signalling Manager dan TimeOut Manager.

Definisi State dari pelanggan adalah sebagai berikut :

##### **1. Idle**

Keadaan ini terjadi pada saat pelanggan meletakkan kembali gagang pesawat teleponnya. Pelanggan tidak menerima nada apapun dan sentral melakukan scanning untuk mengetahui adanya permintaan panggilan baru.

##### **2. GetFirstdigit**

Pada saat pertama kali gagang pesawat telepon diangkat, sentral akan menandai pelanggan tersebut pada keadaan GetFirstDigit, yaitu sentral berusaha menerima digit pertama yang dikirimkan oleh pelanggan. Pada keadaan ini, pelanggan akan mendapatkan nada pilih dari sentral yang berupa nada kontinyu.

##### **3. GetNextDigit**

Segera setelah digit pertama dikirimkan oleh pelanggan, sentral akan menghentikan nada pilih dan pelanggan akan berada pada keadaan GetNexDigit. Pada keadaan ini sentral berusaha untuk menerima digit berikutnya yang dikirimkan oleh pelanggan.

##### **4. Ring**

Setelah seluruh digit diterima oleh sentral dan dianalisa sebagai digit yang valid, sentral akan memberikan sinyal ring kepada pelanggan yang dituju. Keadaan pelanggan yang dituju saat ini adalah ring.

### **5. Ringback**

Sebaliknya pada pelanggan yang memanggil, sentral akan menandakannya sebagai keadaan ringback. Pada keadaan ini pelanggan akan mendengarkan nada ring yang dikirimkan sentral kepada lawan pada handsetnya.

### **6. Originator**

Bila hubungan telah terjadi, pelanggan yang memanggil sekarang akan berada dalam keadaan originator yaitu sebagai yang memulai pembicaraan. Karena pelanggan ini yang meminta hubungan, maka pada pelanggan ini juga akan dibebankan tagihan pulsa.

### **7. Answerer**

Pelanggan yang menjawab panggilan akan berada pada keadaan answerer. Pada pelanggan ini tidak dikenakan tagihan dan tidak diberikan batasan waktu.

### **8. Clear Backward**

Jika pelanggan yang menjawab panggilan meletakkan gagang teleponnya, keadaannya menjadi clearbackward. Ini dimaksudkan untuk memberikan kesempatan bagi pelanggan untuk menjawab panggilan di ruang lain.

## BAB III RELIABILITY (KEANDALAN)

### III.1. KONSEP RELIABILITY (KEANDALAN)

Reliability(keandalan) dari suatu sistem didefinisikan sebagai probabilitas bahwa sistem tersebut berfungsi dengan baik untuk melakukan tugas dalam periode waktu tertentu. Reliability(keandalan) suatu sistem merupakan ukuran probabilitas yang merupakan fungsi dari waktu, sehingga untuk mengetahui keandalan sistem tersebut diperlukan suatu fungsi yang disebut fungsi Reliability(keandalan). Fungsi ini menyatakan hubungan antara keandalan dengan waktu (  $t$  yaitu, lamanya selama sistem beroperasi). Dinotasikan  $R(t)$  = berapa keandalan sistem jika beroperasi selama satuan waktu  $t$ .

Range nilai :  $0 \leq R \leq 1$

$$\begin{aligned} R(t) &= P(\text{peralatan beroperasi}) \\ &= P(X(t) - 1) = P(T > t) \\ &= 1 - P[T \leq t] \\ &= 1 - F(t) \end{aligned}$$

$R(t)$  = probabilitas sistem dapat berfungsi dengan baik (tanpa mengalami kerusakan ) selama pemakaian  $[0, t]$ .  $F(t)$  merupakan fungsi distribusi kumulatif umur (life time) atau fungsi distribusi kerusakan peralatan. Jadi fungsi Reliability (Keandalan) merupakan komplemen dari distribusi umur peralatan. Fungsi kerapatan dinyatakan :

$$f(t) = d F(t)/dt = d(1 - R(t))/dt = - d R(t)/dt \quad (3.2)$$

sehingga :

$$R(t) = \int_t^{\infty} f(x) dx \quad (3.3)$$

### III.2. PERMODELAN FENOMENA KERUSAKAN

Dalam analisa keandalan, kondisi sistem peralatan yang beroperasi dibedakan menjadi 2 (baik/rusak). Untuk menyatakan state dari sistem/peralatan dimisalkan :

$x$  : state dari sistem/peralatan yang merupakan variabel acak.

$x = 1$  : Sistem/peralatan baik/beroperasi

$x = 0$  : Sistem/peralatan rusak

$x(t)$  merupakan fungsi dari waktu  $t$

$T$  : Lamanya peralatan beroperasi sampai mengalami kerusakan.

: Masa pakai (life time) yang merupakan variabel acak.

#### III.2.1. Rata-rata Waktu Kerusakan

Keandalan suatu peralatan sering dinyatakan dalam bentuk angka yang menyatakan ekspektasi masa pakai peralatan tersebut dinotasikan  $E(t)$  dan juga rata-rata waktu kerusakan atau Mean Time To Failure (MTTF). MTTF hanya dipergunakan pada peralatan yang sekali pakai mengalami kerusakan harus diganti dengan peralatan yang masih baru. Untuk peralatan bila mengalami kerusakan dapat diperbaiki, sehingga menjadi baik seperti kondisi baru, maka rata-rata waktu kerusakan dinyatakan dengan Mean Time Between Failure (MTBF). Dirumuskan dengan :

$$E[T] = \int_0^{\infty} t f(t) dt \quad (3.4)$$

Variabel acak T selalu positif sehingga :

$$\begin{aligned} E[T] &= \int_0^{\infty} t f(t) dt \\ &= \int_0^{\infty} t dF(t) = \int_0^{\infty} t d[-R(t)] = - \int_0^{\infty} t dR(t) \\ &= -t R(t) \Big|_0^{\infty} + \int_0^{\infty} R(t) dt \\ &= -\lim_{t \rightarrow \infty} t R(t) + 0 \times R(0) + \int_0^{\infty} R(t) dt \\ E[T] &= \int_0^{\infty} t f(t) dt = \text{MTBF} \end{aligned} \quad (3.5)$$

### III.3. FAILURE (KEGAGALAN)

Kegagalan adalah berakhirnya kemampuan suatu sistem melaksanakan fungsi yang dibutuhkan. Selanjutnya kegagalan dapat didefinisikan lagi bergantung pada :

1. Derajat kegagalan, apakah sistem itu hanya karena tidak memenuhi spesifikasi atau rusak sama sekali.

- a. Kegagalan parsial

kegagalan sebagai akibat penyimpangan dalam karakteristik-karakteristik atau parameter-parameter di luar batas-batas yang ditentukan, tetapi bukan yang menyebabkan peralatan tidak dapat beroperasi sama sekali untuk melaksanakan fungsi yang diperlukan.

- b. Kegagalan total

kegagalan sebagai akibat dari penyimpangan dalam karakteristik-karakteristik di luar batas-batas yang ditentukan sehingga menyebabkan

sistem tidak mampu sama sekali dalam melaksanakan fungsi yang diperlukan.

## 2. Penyebab Kegagalan

- a. Kegagalan dari luar sistem
- b. Kegagalan yang disebabkan pembangun dari dalam sistem.

## 3. Jangka Waktu Kegagalan

- a. Kegagalan mendadak, kegagalan yang tidak dapat diketahui lebih dahulu dengan pemeriksaan sebelumnya.
- b. Kegagalan berangsur-angsur, kegagalan yang dapat diketahui lebih dahulu karena pemeriksaan sebelumnya.

## 4. Kombinasi Kegagalan

- a. Kegagalan bersifat bencana (Catastrotic Failure) :  
kegagalan yang mendadak dan menyeluruh.
- b. Kegagalan Degradasi (Degradation Failure) :  
kegagalan yang berangsur-angsur dan parsial.

### III.3.1. FAILURE RATE (LAJU KEGAGALAN)

Failure rate (Laju Kegagalan) adalah menyatakan banyaknya kegagalan atau kerusakan yang terjadi tiap satuan waktu. Misalnya  $\lambda(t) \Delta t$  probabilitas peralatan akan rusak pada  $t < t+\Delta t$  dan kerusakan tidak pada  $t = t$ . Sehingga :

$$\lambda(t) \Delta t = P\{(t < t+\Delta t \mid t > t)\}$$

$$P\{(t < t+\Delta t \mid t > t)\} = \frac{P\{(t < t) \cap (t < t+\Delta t)\}}{P\{t > t\}}$$

di mana :



$$P\{(t > t) \cap (t < t + \Delta t)\} = P\{t < t < t + \Delta t\} = f(t) \Delta t$$

$$P\{t > t\} = R(t)$$

maka persamaan 3.6. dapat ditulis sebagai berikut :

$$\lambda(t) = f(t) / R(t)$$

di mana,

$$f(t) = - dR(t) / dt$$

maka, didapat :

$$\lambda(t) = - \frac{dR(t)}{dt} R(t)$$

Dari persamaan rata-rata waktu kerusakan, diperoleh hubungan

$$MTBF = 1/\lambda$$

#### III.4. KLASIFIKASI FAILURE RATE

Klasifikasi distribusi failure rate seperti pada kurva di bawah ini :

1. Periode kegagalan awal disebut burn in periode. Pada periode 0 sampai  $t_1$  (permulaan bekerjanya peralatan), kurva menunjukkan bahwa laju kerusakan menurun dengan bertambahnya waktu, atau diistilahkan dengan Decreasing Failure Rate (DFR). Kerusakan yang terjadi pada periode ini pada umumnya disebabkan oleh kesalahan dalam manufacturing atau disain yang kurang sempurna. Jadi jika suatu peralatan yang dioperasikan telah melewati periode ini, berarti disain dan pembuatan peralatan tersebut sudah benar.

2. Pada periode  $t_1$  sampai  $t_2$  laju kerusakannya konstan atau tetap atau disebut *Constant Failure Rate*. Pada periode ini biasa dikenal dengan *useful life period*. Kerusakan yang terjadi bersifat random (acak) yang dipengaruhi oleh

kondisi lingkungan bekerjanya peralatan, sehingga periode ini merupakan periode pemakaian peralatan yang normal dan dikarakteristikan secara pendekatan dengan jumlah kerusakan yang konstan tiap satuan waktu.

Berdasarkan klasifikasi distribusi di atas, maka contoh model probabilitas yang sesuai adalah :

### 1. Distribusi DFR


Distribusi Weibull dengan  $\lambda(t) = a t^\beta$  untuk  $\beta < 0$

### 2. Distribusi CFR

Distribusi Eksponensial dengan  $\lambda(t) = a t^\beta$  untuk  $\beta = 0$

### 3. Distribusi IFR

Distribusi Weibull dengan  $\lambda(t) = a t^\beta$  untuk  $\beta > 0$



Gambar 3.1.

Kurva laju kegagalan

## III.5. MODEL PROBABILITAS UNTUK RELIABILITY

Aplikasi matematika statistik diperlukan dalam pengolahan data yang diperoleh dari pengoperasian peralatan untuk menghasilkan informasi yang

diperlukan. Dalam teknik reliability(keandalan), informasi tersebut adalah Distribusi Probabilitas Data yang diambil. Dalam analisis teknik keandalan ada dua macam distribusi yang umum digunakan yaitu distribusi Eksponensial dan distribusi Weibull.

### III.5.1. DISTRIBUSI WEIBULL

Fungsi kerapatan dari kumulatif distribusi Weibull adalah sebagai berikut :

$$f_T(t) = \frac{\beta}{\alpha} \left[ \frac{t}{\alpha} \right]^{\beta-1} \exp \left[ -\left[ \frac{t}{\alpha} \right]^{\beta} \right] \quad (3.10)$$

$$F_T(t) = 1 - \exp \left[ -\left[ \frac{t}{\alpha} \right]^{\beta} \right] \quad (3.11)$$

dimana :

$$t \geq 0$$

t : waktu

$\alpha, \beta$  : parameter

$$\text{Fungsi keandalannya : } R(t) = \exp \left[ -\left( \frac{t}{\alpha} \right)^{\beta} \right] \quad (3.12)$$

### II.5.2 DISTRIBUSI EKSPONENSIAL

Distribusi eksponensial merupakan bentuk khusus dari distribusi weibull dengan parameter  $\beta=1$ . Bentuk fungsi kerapatan dan fungsi kumulatifnya :

$$f_r = \frac{1}{\alpha} \exp \left( -\frac{t}{\alpha} \right) \quad (3.13)$$

$$F_r = 1 - \exp \left( -\frac{t}{\alpha} \right) \quad (3.14)$$

$$\text{Fungsi keandalannya : } R(t) = \exp \left( -\frac{t}{\alpha} \right) \quad (3.15)$$

### III.6. PENGUJIAN HIPOTESIS

Untuk memodelkan data dengan distribusi tertentu adalah dengan pengujian hipotesa. Pengujian hipotesa untuk membuktikan kebenaran dugaan bahwa suatu kelompok data mengikuti distribusi tertentu.

### III.6.1 Uji Keacakan

Untuk memenuhi asumsi dasar dari penggunaan metoda probabilitas untuk estimasi model, maka data harus bersifat acak. Untuk menguji keacakan suatu data variabel dilaksanakan dengan *Run's Test*, yang berpatokan pada median dari data. Jumlah runs ( $\mu$ ) adalah menyatakan perubahan jumlah kelompok data yang berharga lebih kecil dan yang lebih besar dari median. Jumlah data yang kurang dari dan lebih dari median adalah  $n_1$  dan  $n_2$ . Jumlah runs tersebut dapat didekati dengan distribusi normal, dengan mengambil :

$$\mu_u = \frac{2n_1n_2}{n_1+n_2} + 1 \quad (3.16)$$

$$\sigma_u = \sqrt{\frac{2n_1n_2(2n_1n_2 - n_1 - n_2)}{(n_1+n_2)^2(n_1+n_2-1)}}$$

(3.17)

Kemudian dilakukan pengujian berdasarkan persamaan :

$$z = \frac{\mu - \mu_u}{\sigma_u} \quad (3.18)$$

Proses pengujian hipotesanya adalah :

$H_0$  : data bersifat acak

$H_1$  : data tidak bersifat acak

level ketelitian :  $\alpha = 0,05$

Kaidah keputusan :

terima  $H_0$  bila  $z \leq 1,65$

<sup>6</sup> Miller, Irwin, "Probability And Statistics For Engineers", Prentice-Hall, Inc. Englewood Cliffs, New Jersey,

tolak  $H_0$ , bila  $z > 1,65$

### III.6.2 Pengujian Distribusi

Uji Kolmogorov-Smirnov (K-S) adalah merupakan uji kebaikan sesuai (Goodness of Fit Test) non parametrik. Pengujian K-S ini pada prinsipnya adalah mencari selisih harga mutlak terbesar  $D$  antara nilai fungsi distribusi kumulatif yang diperoleh dari sampel acak berukuran  $n$ ,  $\overline{F_n(t)}$  dengan fungsi distribusi kumulatif teoritis,  $F(t)$ .

Pengujian ini dapat dilakukan bila nilai dari parameter distribusi telah diketahui sebelumnya atau telah diperkirakan, karena harus tahu dulu distribusi kumulatif teoritisnya. Pengujiannya adalah :

$H_0$  : data mengikuti distribusi teoritis tertentu

$H_1$  : data tak mengikuti distribusi diatas

Tentukan :  $D_n = \sup \{ | F_n(t) - \overline{F_n(t)} | \}$  (3.19) <sup>7</sup>

Level ketelitian :  $\alpha$

Kaidah keputusan :

Terima  $H_0$  jika harga  $D < D(\text{tabel})$

Tolak  $H_0$  jika lainnya

#### Langkah-langkah pengujian :

1. Tentukan fungsi distribusi empirik  $\overline{F_n(t)}$  dari data yang diperoleh, dengan fungsi step sebagai berikut :

$$\overline{F_n(t)} = \frac{i}{n} \quad (i = 1, 2, \dots)$$

2. Kemudian tentukan fungsi distribusi yang dipilih, dan hitung nilai fungsi  $F(t_i)$
3. Tentukan nilai terbesar  $D_n$  dengan rumus diatas.
4. Bandingkan nilai  $D$  dengan  $D(\text{tabel})$  dengan level ketelitian yang dikehendaki.
5. Tentukan kaidah keputusan.

### III.6.3 PERKIRAAN PARAMETER

Jumlah parameter yang dipergunakan dalam perhitungan nilai keandalan tergantung bentuk distribusi dari variabel acak dan untuk melakukan perhitungan tersebut harus ditentukan perkiraan besarnya nilai parameter pada masing-masing kelompok data tersebut.

#### III.6.3.1 Perkiraan nilai parameter distribusi eksponensial

Parameter distribusi eksponensial adalah  $q$  yang merupakan nilai rata-rata waktu antar kerusakan. Oleh karena itu parameter diestimasi dengan rata-rata waktu antar data kerusakan, yang dirumuskan :

$$\theta = \frac{\sum \tau_i}{n} \quad (3.20)$$

#### III.6.3.2 PERKIRAAN NILAI PARAMETER DISTRIBUSI WEIBULL

Ada beberapa cara untuk menaksir nilai parameter Weibull, antara lain metode BLI (Best Linier Invariant). Taksiran ini hasilnya terbaik karena memberikan nilai error yang terkecil dari metoda lain.<sup>8</sup>

<sup>8</sup>

Kapur, K.C., Lamberson L.R., "Reliability In Engineering Design", John Willey & Sons, New York, 1977,

Bila dibuat satu transformasi  $x = \ln t$ , maka fungsi kumulatifnya menjadi :

$$F(x) = 1 - \exp\{-\exp[\frac{x-u}{b}]\} \quad -\infty < x < \infty \quad (3.21)$$

Dimana :  $\bar{u} = \ln \theta$  dan  $\bar{b} = \frac{1}{\beta}$

Bila dikaitkan dengan R, akan diperoleh :

$$x = u + b [ \ln ( \ln 1/R ) ] \quad (3.22)$$

yang merupakan persamaan linier dengan parameter u dan b.

Parameter u dan b ditaksir dengan :

$$\bar{u} = \sum_1^n A_i * X_i \quad \text{dan} \quad \bar{b} = \sum_1^n C_i * X_i \quad (3.23)$$

Dimana :  $A_i$  dan  $C_i$  adalah faktor bobot yang didapat dari tabel pada lampiran

Karena hasil taksiran tersebut masih bias, maka perlu dilakukan koreksi dengan

E(LB) dan E(CP), dengan cara :

$$b = \frac{\bar{b}}{1-E(LB)} \quad \text{dan} \quad u = \bar{u} + b * E(CP) \quad (3.26)$$

### III.7 RELIABILITY (KEANDALAN) SISTEM

Reliability (Keandalan) sistem tergantung dari keandalan struktur dari sistem. Struktur seri adalah suatu struktur sistem dimana sistem dikatakan rusak bila salah satu bagian atau komponennya rusak. Dan sistem dikatakan baik jika semua komponen dalam kondisi baik semua. Sehingga :

$P[\text{sistem baik}] = P[\text{bagian 1 baik dan bagian 2 baik dan bagian 3 baik dan .....}$   
 $\text{dan bagian ke-n baik}]$

$$= P[1 \text{ baik}] P[2 \text{ baik}] \dots P[n \text{ baik}].$$

Maka harga reliability sistem seri :

$$R_s = R_1 * R_2 * R_3 * \dots R_n$$

$$\begin{aligned} \text{MTBF sistem struktur seri} &= \int_0^{\infty} R_s(t) dt \\ &= \int_0^{\infty} [R_1(t) R_2(t) R_3(t) \dots R_n(t)] dt \end{aligned}$$

Khusus untuk distribusi Weibull :<sup>9</sup>

$$R(t) = \sum_{i=0}^n R_i(t)$$

$$\lambda(t) = \sum_{i=0}^n \lambda_i(t)$$

yang berarti bahwa : Failure rate dari sistem sama dengan jumlah failure rate masing-masing komponen.

<sup>9</sup> Alkaff, Abdullah, Teknik Keandalan Sistem, ITS, 1992



Sedangkan struktur paralel adalah struktur dimana sistem tersebut masih berfungsi bila paling sedikit satu bagiannya berfungsi atau dapat dikatakan rusak jika semua bagian rusak.


$$P [\text{sistem rusak}] = P [\text{semua bagian rusak}]$$

$$= P [\text{bagian 1 rusak dan bagian 2 rusak dan ..... bagian n rusak}]$$

n

$$R_s = 1 - \prod_{i=1}^n (1 - R_i)$$

Sehingga untuk struktur model PABX yang digunakan dalam pengujian berikut ini adalah sebagai berikut:



$$R(\text{sistem}) =$$

$$[1 - (1 - R_1)(1 - R_2)(1 - R_3)] * [1 - (1 - R_4)(1 - R_5)(1 - R_6)(1 - R_7)(1 - R_8)(1 - R_9)(1 - R_{10})] * [R_{11}]$$

## **BAB IV**

### **ANALISA MASALAH**

#### **IV.1.FAKTOR KEGAGALAN**

Pada pengujian untuk mengetahui *Reliability*(keandalan) dan *failure rate* pada PABX digital data diambil pada kondisi yang tertentu dimana banyaknya *subscriber* (pelanggan) 4 ekstension dan dioperasikan pada perioda tertentu. *Failure* (kegagalan) dari peralatan sentral telepon PABX dalam melayani pelanggan dapat dikategorikan sebagai berikut :

1. Kegagalan karena faktor sistem (*system fault*)
2. Kegagalan karena faktor luar yang berkaitan dengan nomor pemanggil
3. Kegagalan karena faktor luar yang berkaitan dengan nomor yang dipanggil

##### **IV.1.1. Kegagalan karena faktor sistem (*system fault*)**

Kegagalan ini terjadi karena tidak ditemukannya salah satu jalur dan atau peralatan pembangun hubungan telepon yang bebas. Hal ini dapat terjadi karena jumlah peralatan pembangun hubungan sudah tidak mampu lagi melayani permintaan hubungan telepon yang ada (jumlah peralatan pembangun hubungan yang ada jauh lebih kecil dibanding kapasitas satuan sambungan). Jadi pada saat yang sama jumlah *calling subscriber* sama dengan jumlah peralatan pembangun hubungan telepon yang tersedia, maka *calling subscriber* selebihnya tidak akan berhasil mengadakan hubungan telepon pada saat tersebut. Apabila hal ini terjadi

*calling subscriber*(pemanggil) akan mendengar *congestion tone* yang menandakan bahwa semua peralatan sedang dalam keadaan terpakai.

Kegagalan ini juga dapat disebabkan oleh proses pembangunan hubungan yang tidak berhasil, seperti misalnya CPU gagal menghubungkan dua peralatan pembangun hubungan, proses pengiriman digit antar sentral tidak sempurna, adanya kerusakan pada salah satu peralatan pembangun hubungan sehingga tidak dapat dihubungkan dengan peralatan lainnya dan sebagainya.

#### **IV.1.2. Kegagalan yang disebabkan oleh faktor di luar sentral (di luar sistem)**

**dan berkaitan dengan nomor pemanggil (*calling fault*)**


1. *Calling subscriber* tidak memutar nomor, setelah mengangkat hand set telepon.
2. *Calling subscriber* memutar nomor telepon yang tidak tersambung kesalah satu sentral (nomor telepon yang dimaksud tidak ada).
3. *Calling subscriber* tidak lengkap dalam memutar nomor telepon yang dituju. Hal-hal demikian menyebabkan pendudukan pemakaian peralatan sentral yang sia-sia, karena tidak ada pulsa yang terjadi, dan semestinya peralatan tadi dapat digunakan oleh *calling subscriber* yang tidak melakukan kesalahan seperti tersebut di atas.

3. Kegagalan karena faktor di luar sentral (sistem) dan berkaitan dengan nomor yang dipanggil (Called fault), misalnya :

1. Nomor telpon yang dipanggil tengah bicara atau sibuk saat dihubungi
2. Nomor telepon yang dipanggil tidak menjawab atau tidak mengangkat hand set teleponnya ketika dihubungi.

#### IV.2. PENGUJIAN PERALATAN DAN KEGAGALAN

Sistem PABX digital yang diuji dalam hal ini dapat digambarkan dalam bentuk blok diagram seperti di bawah ini (sesuai dengan disain yang ada) :




Gambar 4.1  
Blok diagram PABX

Dimana sistem dibagi menjadi 3 bagian utama :


1. Catu daya
2. Modul Pelanggan dan unit pensinyalan
3. Switching Network

#### IV.2.1 Modul Catu Daya


Modul catu daya (power supply) yang digunakan terdiri dari 3 catu daya, yang masing-masing sebesar 5 V, 12 V dan 24 V. Rangkaian power supply seperti yang terdapat pada gambar di bawah ini :



Gambar 4.2.  
Catu daya 5V



Gambar 4.3  
Catu daya 12 V



Gambar 4.4  
Catu daya 24 V

Kegagalan yang terjadi pada pengoperasian PABX karena masalah catu daya yang mensuplai daya pada modul pelanggan dan unit pensinyalan. Pada pengoperasian awal tidak terjadi kegagalan pada catu daya. Kegagalan-kegagalan masalah catu daya sebelumnya hanya dari faktor jala-jala PLN. Jika suplai dari PLN mati, maka PABX praktis tidak bekerja, sehingga untuk meningkatkan daya guna perlu dikembangkan catu daya yang dapat bekerja saat jala-jala PLN mati. Pada perioda pengoperasian selanjutnya terjadi kegagalan yang disebabkan oleh komponen dari catu daya antara lain IC regulator yang tidak berfungsi. Juga karena transistor 2N3055 short dengan ground sistem, sehingga tegangan yang masuk ke papan induk sebesar -24 volt terjadi perubahan sebesar -27 volt sehingga mengakibatkan C6 tidak bekerja. Kegagalan-kegagalan lain hanya faktor instalasi, misalnya :

- kabel yang lepas dari solderan
- jalur PCB yang putus pada ground papan induk.
- pengeboran lubang kotak yang tidak rata sehingga menyebabkan transistor short dengan ground sistem.

#### IV.2.2. MODUL PELANGGAN DAN UNIT PENSINYALAN

Modul Pelanggan yang terdapat pada sistem 4 buah. Pada modul pelanggan terdiri dari dua bagian utama :

- CODEC (Coder/Decoder)
- SLIC (Subscriber Line Interface Circuit)

SLIC digunakan untuk mengubah sinyal 2 kawat pada kabel yang menghubungkan sentral dengan subscriber, menjadi 4 kawat yang akan diubah menjadi sinyal digital oleh CODEC. SLIC juga berfungsi untuk meneruskan sinyal ringing dari pembangkit sinyal ringing, mendeteksi keadaan pelanggan (status dari switch hook) dan memberikan sinyal supervisi (nada pilih, nada sibuk dan sebagainya).

Pada pengujian kegagalan ini pada IC SLIC diukur arus loop dan kemampuan untuk mendeteksi hook status, disamping itu juga pengujian jalur bicara. Pada SLIC menyediakan 2 status signal : switch Hook (SHK) dan panjang loop(Loop).

| HASIL PENGUKURAN       |          |          |          |          |          |
|------------------------|----------|----------|----------|----------|----------|
| 1. ARUS LOOP           |          |          |          |          |          |
| ON HOOK                | 0 mA     | 0 mA     | 0 mA     | 0 mA     | 0 mA     |
| OFF HOOK               | 22 mA    | 21 mA    | 21 mA    | 22 mA    | 23 mA    |
| 2. OUTPUT SHK          |          |          |          |          |          |
| ON HOOK                | 4.8 volt | 4.9 volt | 4.9 volt | 4.9 volt | 4.9 volt |
| OFF HOOK               | 0.2 volt | 4.9 volt | 0.3 volt | 0.3 volt | 0.3 volt |
| 3. DST <sub>0</sub>    | 5 Vpp    |          | 5 Vpp    | 5 Vpp    | 5 Vpp    |
| V <sub>REFERENSI</sub> | 425 Hz   |          | 425 Hz   | 425 Hz   | 425 Hz   |
| FREKUENSI INPUT        |          |          |          |          |          |


#### IV.2.2. Pengujian Pembangkit Clock

Modul pembangkit *clock* diuji dengan mengukur frekuensi outputnya dengan frekuensi *counter* dan mengamati sinyal-sinyal lain.

Sinyal ( $F_0$  dan  $C_2$ )

Pembangkit sinyal clock berfungsi untuk memberikan timing dari peralatan ST-BUS yang dipergunakan. Sinyal yang harus dibangkitkan untuk pembangkit sinyal clock yaitu sinyal  $C_4$ ,  $C_2$ ,  $C_A$ ,  $F_0$  dan  $F_i$ . Sinyal  $C_4$  dan  $F_0$  digunakan oleh modul pelanggan.

Rangkaian pembangkit sinyal  $C_4$  dibentuk oleh sebuah inverter 74LS04. Sinyal 4,096 KHz dihasilkan dari sebuah kristal 4 MHz yang ditrim sehingga dapat menghasilkan frekuensi tepat 4,096 KHz. Sinyal 4,096 yang dibangkitkan kemudian dibagi 2 oleh IC74LS393 untuk menghasilkan sinyal 2,048 KHz. Rangkaian pembangkit sinyal  $C_4$  dan  $C_2$  adalah seperti gambar 4.1



Gambar 4.2  
Rangkaian Pembangkit Sinyal  $C_4$  dan  $C_2$



Pengukuran frekuensi *clock* dilakukan dengan menghubungkan output dari C4 ke input frekuensi counter. Hasil pengukuran pada saat kegagalan pada pengoperasian PABX.

Frekuensi output :

Spesifikasi ST-BUS

|   | pin  |              |              | Min          | Tipikal               | Max          |
|---|--|--------------|--------------|--------------|-----------------------|--------------|
| 1 | C <sub>4</sub> =4015<br>C <sub>2</sub> =2014 | 4020<br>2015 | 4021<br>2014 | 4091<br>2045 | 4096 kHz<br>20047 kHz | 4115<br>2050 |
| 2 | C <sub>4</sub> =4033<br>C <sub>2</sub> =2015 | 4033<br>2041 | 4020<br>2047 | sama         |                       |              |

Pada pengujian harga-harga output masih dalam batas toleransi ST dan kegagalan pengoperasian *clock* disebabkan oleh:

- Putusnya jalur ground pada papan rangkaian tercetak ekspansi slot, sehingga menyebabkan clock tidak bekerja. Kemudian sinyal Fo dan C2 diamati dengan oscilloscope untuk mengetahui apakah outputnya sesuai dengan spesifikasi ST-BUS.

Pengamatan pada display *oscilloscope* ternyata sesuai dengan spesifikasi ST-BUS

Sinyal F<sub>o</sub> memiliki lebar 3,9  $\mu$ s dan berulang sekali setiap 125. Transisi negatif dari sinyal F<sub>o</sub> berada pada transisi positif dari sinyal C4. Sinyal C2 mempunyai transisi positif pada saat transisi negatif sinyal C4.

#### IV.2.4 Pengujian Modul *Switching Network*.

Pada Modul *Switching Network*, bagian yang utama adalah IC MT8980 *Digital Time / Space Crosspoint Switch*. Switch ini dikontrol langsung oleh komputer sehingga proses penyambungan dapat langsung dilakukan oleh komputer.

Pada IC MT8980 stream masukan diubah ke serial dan kemudian disimpan ke dalam data memory. Urut-urutan keluaran diatur dengan Connection Memory melalui sebuah multiplexer dan kemudian diubah ke bentuk serial kembali.

Pada IC ini terdapat 8 buah stream input dan 8 buah stream output yang masing-masing terdiri dari 32 kanal. Sehingga mampu untuk digunakan sampai 256 jalur masukan dan 256 jalur keluaran.

Pada peralatan PABX yang diuji hanya memanfaatkan stream 0 dan stream 1. Stream 0 yang tidak terpakai pada inputnya dihubungkan dengan tahanan pull-up dan outputnya dibiarkan mengambang. Input dari stream 0 dihubungkan dengan stream digital yang dihasilkan oleh MT8967 dan output dari stream 0 ini dihubungkan dengan digital input dari MT8967. Output dari stream 1 digunakan untuk mengontrol MT8967 dan dihubungkan dengan CSTi dari MT8967.

Untuk dapat berkomunikasi dengan komputer, maka IC Digital *Switch* MT8980 ini harus diakses oleh prosesor. Dalam hal ini Modul *switching* dipasangkan pada komputer sebagai unit input/output. Karena IC digital *Switch* menempati sebanyak 64 lokasi ( $2^6$ ) maka dicari lokasi peta I/O komputer dimana terdapat 64 lokasi yang tidak dipergunakan oleh peralatan I/O lainnya. Digunakan alamat 280H sampai 2BF Heksa karena pada alamat tersebut tidak digunakan I/O komputer. Maka fungsi yang diperlukan untuk rangkaian decoder alamat yaitu :

$$/CS = A9*/A8*/A7*A6*/AEN$$

Pengontrol Penggerak Output pada MT 8980 digunakan untuk mencegah output dari MT8980 dalam keadaan impedansi tinggi. Hal ini berguna untuk

mencegah dikirimnya informasi yang salah ke modul pelanggan pada saat terjadi reset. Pengontrol Penggerak Output dirangkai dari sebuah D-Flip Flop 74LS74, di mana input set dan reset di ambil dari dekoder alamat 74LS138. Sehingga perangkat lunak cukup mengakses alamat dari set untuk mengaktifkan Penggerak Output dan mengakses alamat dari Reset untuk menon aktifkan Penggerak Out. Alamat untuk mengaktifkan Penggerak Output (set) : I/O 250 dan untuk menon aktifkan Penggerak Output (Reset) I/O 2C1.

Pada pengujian modul switching *Network* peralatan yang diuji adalah peralatan dikoder alamat, pengontrol penggerak output (ODE) dan IC Digital Switch. Maka modul switching *Network* dipasangkan pada komputer.

Pengujian address dekoder dilakukan dengan menuliskan data pada address tertentu secara berulang-ulang. Output dari dekoder dilihat dengan menggunakan oscilloscope. Keaktifan dari output dekoder pada oscilloscope terlihat pulsa periodik.

Pada pengujian Penggerak Output (ODE) diharapkan tidak aktif saat komputer dinyalakan atau pada saat tombol RESET ditekan.


#### **IV.2.5 Pengujian modul pembangkit Ring dan Pendeteksi keadaan pelanggan**

Pembangkit sinyal ring seperti ketentuan dari BORSCHT harus menghasilkan sinyal 90 V rms pada frekuensi 20 Hz. Untuk memperoleh sinyal tersebut dilakukan dengan mengatur nilai tahanan trimpot modul pembangkit ring dan tegangan outputnya diamati. Kegagalan yang ada saat pengopersian

pembangkit ring tidak menunjukkan aktifitas dan mengakibatkan ringback dari sentral tidak ada sehingga penghitungan pulsa yang dimulai saat ring trip tidak berfungsi. Kegagalan pada catu daya juga mengakibatkan tidak berfungsinya arus *ringing*. Pendeteksi keadaan pelanggan menempati *time slot* nomor 0 pada *stream* 0 : untuk mengetahui kondisi pelanggan.

#### IV.2.6 Pengujian Penerima Digit

Penerima Digit (DTMF) pada modul menempati *time slot* nomor 2 *stream* 0 untuk input digital PCM dan *time slot* 1 *stream* 0 untuk data hasil terjemahan digit. Untuk menguji hasil terjemahan dari DTMF, maka IC MT 8980 diprogram untuk menghubungkan data digital dari salah satu modul pelanggan ke *time slot* nomor 2. Pada perangkat lunak pengendali sentral, DTMF manager dirancang untuk dapat menerima digit dari 3 kanal sekaligus. Dengan pertimbangan bahwa kecepatan pendeteksian dari DTMF Encoder yang digunakan pada data book MC145436 dan kecepatan proses dialing yang diijinkan. Dari data sheet , MC 145436 akan mendeteksi digit jika waktu awal munculnya sinyal sampai dikenali adalah 40 ms. Sehingga jika DTMF Encoder digunakan untuk mendeteksi 3 kanal akan diperlukan 120 ms. Dan selang waktu antar digit adalah 20 ms.



### II.2.7 Pengujian Pembangkit Nada (*Tone Generator*)

Pembangkit Nada menempati time slot 2 stream 0. Sama dengan penerima digit namun jalurnya berbeda, yaitu Pembangkit Nada berada pada jalur output ( $ST_0$ ), sedangkan pada Penerima Digit berada pada jalur input ( $ST_0$ ). Pengujian ngkit Nada dilakukan dengan cara mengamati sinyal output analog pada IC 741 dengan menggunakan oscilloscope . Frekuensi output IC 741 yang diuji sebagai berikut :

|        |                     |
|--------|---------------------|
| 425 Hz | 5 V <sub>pp</sub>   |
| 427 Hz | 4.8 V <sub>pp</sub> |
| 425 Hz | 5 V <sub>pp</sub>   |

Kegagalan panggilan pada pengoperasian PABX yang disebabkan oleh *Tone Generator*, karena pada output  $ST_0$  tidak terdeteksi adanya data yang masuk ke *switching network* sehingga tidak ada nada yang berbunyi saat ringing berhasil.

### IV.2.8 Pengujian Grade of Service pada *traffic telepon*

Grade of service (derajat pelayanan) adalah perbandingan dari banyaknya hubungan yang gagal (loss call) dengan banyaknya hubungan yang dilakukan atau ditawarkan (calls offered) sehingga dapat diketahui kejadian lalu-lintas telepon dalam satu perioda : bulan, hari, jam.

Pengujian grade of service ditujukan untuk mengetahui kemampuan *switching network* dalam menangani beban lalu lintas pembicaraan.

$$\text{Grade of service} = \text{loss call} / \text{call offered}$$

= panggilan yang gagal/panggilan yang ditawarkan

Berdasarkan hubungan di atas, dapat dinyatakan bahwa GOS adalah juga probabilitas sebuah hubungan yang gagal pada jam sibuk dari sebuah sentral. Perencanaan kebutuhan saluran didasarkan atas intensitas trafik pada saat jam sibuk, yaitu banyaknya percakapan serentak dengan waktu gangguan rata-rata dalam periode pengamatan tertentu.

Bila derajat pelayanan (GOS) rendah, maka kemampuan switching network adalah tinggi, karena kemungkinan terjadinya kegagalan relatif kecil, demikian pula sebaliknya. Panggilan dapat dikatakan gagal jika pelanggan harus mengulangi suatu usaha panggilan yang dia lakukan mulai dari awal lagi dan panggilan tersebut mengalami blocking. Blocking time dapat dikatakan sebagai ketidak mampuan sistem untuk menghubungkan dua terminal yang bebas karena jalur yang menghubungkan keduanya sedang dipergunakan untuk sambungan yang lain.

Sistem PABX yang diuji memiliki kondisi tertentu :

1. Switching network yang menggunakan IC MT 8980 merupakan switching non blocking.
2. Jumlah terminal yang terpasang 4 buah modul pelanggan.
3. Hanya terdapat satu DTMF receiver (penerima digit).
4. Panggilan yang datang akan dimultipleks, sehingga panggilan yang tidak dilayani ditandai dengan congestion tone.

Pengujian dilakukan dengan asumsi pada saat busy hour (jam sibuk) .

waktu : 1 minggu . Data untuk 1 minggu diantaranya adalah sebagai berikut :

| hari ke : | loss call   | calls offered |
|-----------|-------------|---------------|
| 1.        | 4           | 25            |
| 2.        | 2           | 21            |
| 3.        | 6           | 40            |
| 4.        | 1           | 32            |
| 6.        | 3           | 45            |
| 7.        | 2           | 25            |
|           | jumlah : 18 | jumlah : 188  |

Grade of service selama 1 minggu :  $18/188 = 0.0957$

Dalam pengukuran trafik telepon digunakan satuan erlang yang didefinisikan sebagai lamanya pendudukan pada suatu saluran dalam selang waktu tertentu . 1 Erlang didefinisikan sebagai nilai trafik dari suatu peralatan atau saluran yang dalam selang waktu satu jam terus-menerus diduduki. Nilai trafik maksimum dari satu saluran adalah sebesar satu erlang, akibat dari pendudukan satu panggilan atau lebih. Intensitas trafik adalah nilai trafik dari sejumlah panggilan yang datang dalam selang waktu 1 jam (3600 detik). Dalam perhitungan , trafik dinyatakan sebagai jumlah rata-rata panggilan per satuan waktu dikalikan dengan waktu genggam rata-rata .

Erlang = call-seconds persecond

= hundred call-seconds (CCS atau HCS) per 100 second

= call-hour per hour

1 Erlang = 36 CCS/hour atau 36 HCS/hour

Dari pengujian untuk pengukuran Erlang 4 pelanggan diuji secara kontinyu selang 55 menit saat jam sibuk. Panggilan yang terjadi 25 panggilan dengan waktu keseluruhan adalah 3400 detik.

Calling rate = rata-rata panggilan tiap pelanggan per jam

$$= 25/4 * 60/55 = 6.81818$$

Average holding time(Waktu genggam rata-rata) : jumlah lamanya seluruh pembicaraan yang berlangsung dibagi dengan jumlah panggilan yang berhasil dalam suatu periode pengamatan tertentu.

Maka Waktu genggam rata-ratanya ( $t_m$ ) =  $3400/25 = 136$  detik.

Beban pelanggan =  $6.81818 * 136 = 840.7248$  call second/hour

$$= 8.4073 \text{ HCS/hour}$$

$$= 0.2335 \text{ call-hour/hour}$$

$$= 0.2335 \text{ erlang.}$$

#### IV.3.KEGAGALAN SISTEM PADA PENGOPERASIAN PABX

Kegagalan - kegagalan yang terjadi saat pengoperasian adalah :

1. Kegagalan pada modul catu daya, input yang masuk ke papan induk .
2. Penerima DTMF tidak dapat menerima 4 panggilan serentak sekaligus.
3. Status Control pada modul pelanggan tidak bekerja.
4. Ketergantungan PABX dari jala-jala PLN, sehingga kalau sumber dari PLN mati PABX berhenti melakukan operasi.



- 5. Penyebab kegagalan masalah instalasi : penyoderan, jalur PCB putus dan sebagainya.
- 6. Data yang masuk ke switching network tidak terdeteksi.
- 7. Konsep perangkat lunak yang dikembangkan didasarkan pada konsep multipleks, jadi pada saat hubungan serentak lebih dari dua hanya satu yang berhasil melakukan hubungan tanpa ada jangka waktu antrian.

IV.4. PENGAMBILAN DATA

Pengoperasian PABX dengan pemakaian 4 jalur pelanggan pada perioda tertentu maka jumlah kegagalan (dengan asumsi kegagalan dari faktor luar yang berkaitan dengan kelakuan pelanggan diabaikan) pada masing-masing modul adalah sebagai berikut : (diambil 24 \* 6 jam)

| Σ<br>panggilan | Power<br>Supply<br>5 V | Power<br>Supply<br>12 V | Power<br>Supply<br>24 V | Modul<br>Pelanggan<br>1 | Modul<br>Pelanggan<br>2 | Modul<br>Pelanggan<br>3 | Modul<br>Pelanggan<br>4 | Ring<br>Generator | Dimf.<br>Receiver<br>&<br>Tone<br>Generator | Clock<br>Generator | Modul<br>Switching<br>Network |
|----------------|------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------|---|--------------------|-------------------------------|
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 2                      | 2                       | 2                       | 0                       | 0                       | 0                       | 1                       | 0                 | 0   | 0                  | 1                             |
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |

\*) Data diambil dari : hasil cetak printer dari software pendukung switching network yang menampilkan status pelanggan, inisialisasi, jumlah pulsa dan sebagainya.

jumlah panggilan : 300  
waktu : 144 jam  
jumlah kegagalan : 5  
( kegagalan panggilan, diasumsikan penyebab dari catu daya , kejadian kegagalan pada saat yang sama)

Kegagalan sebelum perioda tersebut jarang terjadi sehingga diasumsikan failure rate konstan berharga rendah dan kurva yang dapat didekati berdistribusi eksponensial.

Disamping itu data juga didapat dari hasil pengujian / kalibrasi alat pada output masing-masing modul, setelah terjadinya kegagalan panggilan dan kemudian

dikelompokkan menurut penyebab kegagalan pada modul-modul sebagai berikut :

diambil waktu  $t = 500$  jam untuk perioda 1 dan 2

| L<br>Panggilan | Power<br>Supply<br>5 V | Power<br>Supply<br>12 V | Power<br>Supply<br>24 V | Modul<br>Pelanggan<br>1 | Modul<br>Pelanggan<br>2 | Modul<br>Pelanggan<br>3 | Modul<br>Pelanggan<br>4 | Rang<br>Generator | Dmf<br>Receiver<br>&<br>Tone<br>Generator | Clock<br>Generator | Modul<br>Switching<br>Network |
|----------------|------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------|---|--------------------|-------------------------------|
| 20             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 2                       | 0                 | 0   | 0                  | 3                             |
| 23             | 1                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 5                 | 1   | 1                  | 4                             |
| 40             | 0                      | 1                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 25             | 1                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 1                             |
| 35             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |

| L<br>Panggilan | Power<br>Supply<br>5 V | Power<br>Supply<br>12 V | Power<br>Supply<br>24 V | Modul<br>Pelanggan<br>1 | Modul<br>Pelanggan<br>2 | Modul<br>Pelanggan<br>3 | Modul<br>Pelanggan<br>4 | Rang<br>Generator | Dmf<br>Receiver<br>&<br>Tone<br>Generator | Clock<br>Generator | Modul<br>Switching<br>Network |
|----------------|------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------|---|--------------------|-------------------------------|
| 25             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 45             | 0                      | 0                       | 0                       | 3                       | 3                       | 3                       | 3                       | 3                 | 3   | 3                  | 0                             |
| 50             | 1                      | 3                       | 0                       | 0                       | 0                       | 0                       | 1                       | 1                 | 0   | 0                  | 3                             |
| 35             | 0                      | 5                       | 5                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 30             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 5                 | 0   | 0                  | 3                             |
| 20             | 6                      | 10                      | 0                       | 0                       | 0                       | 0                       | 0                       | 5                 | 0   | 0                  | 0                             |
| 50             | 0                      | 1                       | 4                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 1                             |
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 5                      | 0                       | 1                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 1                  | 1                             |
| 50             | 0                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 0                      | 0                       | 1                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 50             | 0                      | 1                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 30             | 10                     | 0                       | 1                       | 0                       | 1                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |
| 35             | 1                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 1                 | 1   | 0                  | 0                             |
| 45             | 1                      | 0                       | 0                       | 0                       | 0                       | 0                       | 0                       | 0                 | 0   | 0                  | 0                             |

JUMLAH PANGGILAN : 968

pengamatan : 20 kali

waktu : 500 jam

kegagalan panggilan saat jam sibuk : 36 kali

Data yang diambil 20 data terakhir saat kegagalan yang pertama terjadi sampai kegagalan yang ke- 20 pada sistem yang mengalami kegagalan.

Pengambilan data sebanyak 20 kali kegagalan diasumsikan berdasarkan perubahan failure rate dimana sebelumnya pengoperasian peralatan tersebut memiliki failure

rate yang kecil ( jarang terjadi kegagalan), perubahan failure rate yang terakhir sebanyak 20 data kegagalan digunakan agar ketelitian dalam perhitungan lebih tinggi, jika seandainya peralatan dioperasikan lagi dan terjadi kegagalan yang terakhir maka data kegagalan yang pertama tidak dipakai lagi. Sesuai dengan kaidah pendekatan Bartoett's test<sup>6</sup>, diberikan :  $Br = \frac{2r}{1 + (r+1)/6r} [\ln(tr/r) - 1/r(\sum \ln x_i)]$  untuk  $i = 1$  sampai  $r$

dimana  $r$  = jumlah saat kegagalan terjadi

$tr$  = variabel random yang menunjukkan waktu.

Harga  $Br$  bervariasi seperti grafik di bawah ini, dapat dicari dari harga  $b$  (parameter weibull), setelah mengestimasi data kegagalan dapat diketahui berapa data yang digunakan untuk diolah. Dari data yang ada harga  $Br = 20,3678$  ,

Data-data di atas kegagalan yang ada berhubungan dengan kegagalan saat pengoperasian sistem secara keseluruhan dengan pengujian yang didasarkan pada parameter-parameter yang sudah disebutkan sebelumnya.

## V.5. PENGOLAHAN DATA

Data yang diperoleh dilakukan pengujian hipotesa untuk memodelkan data dengan distribusi tertentu. Dan untuk memenuhi asumsi dasar dari penggunaan metoda probabilitas untuk estimasi model, maka data harus bersifat acak.

Uji keacakan data dilakukan pada data kegagalan tiap-tiap modul PABX, jika diterima dilakukan uji distribusi yang digunakan. Dalam hal ini distribusi yang sesuai adalah distribusi weibull yang ditentukan bila nilai dari parameter distribusi telah diketahui sebelumnya. Parameter dari data kegagalan ( $\alpha, \beta$ ) di atas diperoleh dengan mengasumsikan hasil penaksiran  $u$  dan  $b$  (seperti yang telah dijelaskan pada bab sebelumnya) yang didapatkan dari jumlah perkalian dari data ( $x_i$ ) dengan faktor bobot  $A_i$  dan  $C_i$  yang didapatkan dari tabel (lampiran). Dari persamaan distribusi Weibull yang telah dipilih, dengan memasukkan data-data kegagalan akan didapatkan besarnya harga reliability, failure rate dan MTBF atau waktu kegagalan rata-rata. Untuk data yang terdistribusi eksponensial didapatkan MTTF (Mean Time To Failure).

Sedangkan untuk mengetahui kemampuan sentral dalam menangani trafik telepon dihitung dari pengujian Grade of service. Pengukuran intensitas trafik diukur dalam Erlang. Satuan Erlang menyatakan lamanya penggunaan saluran selama suatu interval waktu tertentu. 1 Erlang

### IV.5.1. Implementasi Perangkat Lunak

Dari data kegagalan selama operasi, untuk menghitung harga Failure rate dan Reliability secara perangkat lunak, urut-urutannya adalah sebagai berikut :


1. Data kegagalan yang diambil dari pengoperasian diinputkan . Data terdiri dari 11 item dan 6 data perioda I dan 20 perioda II data pada masing-masing modul.
2. Menguji keacakan dari data yang ada dan mendefinisikan distribusi yang dipakai.
3. Menetapkan pilihan apakah  $\beta = 0$

Jika pengujian tersebut memenuhi maka melaksanakan perhitungan reliabilitas dan failure rate yang didasarkan pada data yang dilakukan pada perioda yang pertama jika  $\beta = 0$  maka distribusinya adalah eksponensial. Sedangkan untuk distribusi weibull dilakukan jika nilai  $\beta > 0$ .

5. Melakukan prosedur perhitungan  $R(i)$ , Failure rate( $\lambda$ ) dan MTBF (mean time between Failure ) untuk distribusi weibull dan MTTF untuk mengetahui nya dari distribusi eksponensial.
6. Menghitung harga reliability total, Failure rate dan MTBF .

Adapun flowchart program-nya adalah sebagai berikut :

## Flowchart



#### IV.6. Evaluasi dari pengujian data

Data kegagalan yang diuji berdasarkan parameter PABX diolah di perangkat lunak, menunjukkan bahwa untuk perioda pertama, dimana pengujian dilakukan setelah burn -in test menunjukkan reliability-nya tinggi dan memiliki konstan faillure rate yang kecil, sehingga kemungkinan rusaknya peralatan tersebut kecil. Sedangkan untuk perioda kedua kegagalan yang terjadi , ada kalanya menimbulkan kegagalan pengoperasian yang frekuensinya tinggi dibandingkan dengan perioda pertama. Modul-modul yang diamati :

R1 = catu daya 5 volt

R2 = catu daya 12 volt

R3 = catu daya 24 volt

R4 = modul pelanggan 1

R5 = modul pelanggan 2

R6 = modul pelanggan 3

R7 = modul pelanggan 4

R8 = ring generator

R9 = DTMF receiver dan tone decoder

R10 = clock generator

R11 = modul switching network

Catu daya yang digunakan terdiri dari catu daya 5 volt, 12 volt dan 24 volt . Hubungan ketiganya dianggap paralel. Modul pelanggan yang dimasukkan ke ekspansion slot terdiri dari : ring generator, DTMF receiver dan tone generator,

clock generator dan 4 modul pendeteksi pelanggan tersambung secara paralel pula. Dan modul switching network yang dislotkan ke IBM PC dihubungkan secara seri dengan modul pelanggan. Untuk mengetahui harga keandalan sistem tersebut diatas dihitung keandalan masing-masing modul. Untuk catu daya hubungan paralel angka Reliability-nya =  $[1 - (1-R_1)(1-R_2)(1-R_3)]$ .

Sedangkan untuk modul pelanggan yang terhubung ke dalam ekspansi slot harga reliability-nya =

$$[1 - (1-R_4)(1-R_5)(1-R_6)(1-R_7)(1-R_8)(1-R_9)(1-R_{10})]$$

Sehingga harga reliability sistem keseluruhan :

$$[1 - (1-R_1)(1-R_2)(1-R_3)] * [1 - (1-R_4)(1-R_5)(1-R_6)(1-R_7)(1-R_8)(1-R_9)(1-R_{10})] * R_{11}$$

Pengujian-pengujian yang dilakukan dalam pengoperasian peralatan PABX , terdapat dua perioda saat mengamati kegagalan-kegagalan yang ada. Sesuai dengan kaidah kurva laju kegagalan (Failure rate) , pengoperasian yang pertama mempunyai laju kegagalan (failure rate ) yang konstan. Kegagalan - kegagalan selama pengoperasian probabilitasnya kecil. Pada perioda pengoperasian yang kedua yaitu terjadi kerusakan-kerusakan pembentuk sistem sehingga operasi PABX menjadi terganggu. Saat terjadinya kegagalan sampai terjadinya kegagalan lagi , maka rata-rata waktu keagalannya adalah MTBF(Mean time between Failure). Sehingga untuk pengoperasian kembali dibutuhkan waktu perbaikan. Distribusi Weibull digunakan dalam analisa keandalan sistem yang datanya random(acak) Perolehan data saat operasi berkaitan dengan



reliability.sistem. Sedangkan untuk kondisi laju kegagalan yang konstan digunakan distribusi eksponensial.

Dari hasil pengolahan data didapatkan hasil sebagai berikut :

| MODUL | Beta ( $\beta$ ) | Reliability | Failure<br>Rate (/jam) | MTBF<br>(Jam) |
|-------|------------------|-------------|------------------------|---------------|
| X1    | 0.20444544       | 0.63920834  | 6.77585550E-1          | 1.4758284022  |
| X2    | 0.22848311       | 0.71341978  | 5.67907639E-1          | 1.7608497069  |
| X3    | 0.25612248       | 0.77211055  | 4.30830911E-2          | 1.82365206E1  |
| X4    | 0.58525274       | 0.95694777  | 4.30830911E-4          | 2.32109621E3  |
| X5    | 0.93345524       | 0.99439942  | 4.30830911E-4          | 2.32109621E3  |
| X6    | 0.93345524       | 0.99439942  | 4.30830912E-4          | 2.32109621E3  |
| X7    | 0.89640791       | 0.99375993  | 8.23018472E-3          | 1.21503955E2  |
| X8    | 0.49442789       | 0.91054780  | 2.20813361E-1          | 4.5287114753  |
| X9    | 0.73744209       | 0.98230186  | 2.73635170E-3          | 3.65450099E2  |
| X10   | 0.85978499       | 0.99131344  | 2.73635170E-3          | 3.65450099E2  |
| X11   | 0.51201422       | 0.85955786  | 1.99703974E-1          | 5.0074116168  |

Maka PABX digital yang diuji memiliki :

Reliability sistem : 0.83930427

Failure rate : 0.01823263

MTBF : 7846.702118 jam

: 326.945 hari

Harga beta yang lebih besar dari pada nol mengikuti distribusi weibull dan kurva failure rate untuk akhir perioda cenderung naik.

Sehingga dapat diestimasi dengan melihat data-data diatas, peralatan tersebut masih layak digunakan dan dari harga rata-rata waktu kerusakan sekitar 326.945 hari. Maka untuk jangka waktu di atas peralatan tersebut akan mengalami kegagalan pengoperasian, sehingga dari prediksi yang ada diharapkan dapat dilakukan perawatan pada saat akhir perioda tersebut. Dari listing grafik harga keandalan (reliability) sistem selama perioda 500 jam mengalami penurunan .

Data kegagalan yang berhubungan dengan pengendalian sentral telepon untuk mengetahui kemampuan sentral telepon dalam menangani lalu-lintas telepon. Pengujian GOS dilakukan mencari perbandingan antara loss call dan calls offered. Dari parameter GOS tersebut dapat diketahui probabilitas sentral dalam menangani trafik telepon. Pengamatan perangkat lunak diketahui dengan mengamati output yang terlihat pada layar monitor atau cetak printer, sehingga kondisi(status) pelanggan itu gagal berhubungan atau tidak dapat diketahui dari hasil keluaran softwarenya. Demikian pula timing dari masing-masing pensinyalan..

Hasil perhitungan Reliability dan failure rate yang didapatkan dari perhitungan serta grafik reliability terhadap t ada pada lampiran. Harga reliability dari PABX yang dioperasikan berkisar antara 0,8 sampai 0,9 untuk perioda operasi

$t = 144$  jam dan  $t = 500$  jam . Karena struktur pembentuk sistem catu daya dan modul pensinyalan serta modul pelanggan adalah paralel, maka hal ini akan mengurangi kegagalan sistem secara keseluruhan jika dibandingkan seandainya antar modul terhubung secara seri.

## BAB V

# KESIMPULAN DAN SARAN

### V.1 KESIMPULAN

1. Kegagalan-kegagalan yang terjadi pada sistem saat pengoperasian pada perioda waktu tertentu dapat digunakan untuk mengetahui harga keandalan(reliability) serta failure rate dari suatu peralatan.
2. Unjuk kerja dari suatu peralatan dapat diketahui setelah kita mengetahui laju kegagalan (failure rate) dan reliability(keandalan).
3. Untuk mengambil data-data kegagalan diperlukan parameter-parameter yang menunjukkan karakteristik dari peralatan yang kita gunakan.
4. Dari Mean time between failure yang diperoleh dari fungsi dapat diestimasi kapan suatu peralatan tersebut harus dilakukan perawatan ulang atau di disain kembali untuk meningkatkan harga keandalan.
5. Perioda dimana laju kegagalan (failure rate) konstan kemungkinan kegagalan adalah kecil sedangkan saat kegagalan mulai:
6. PABX Digital MT 8980 yang diuji memiliki harga reliability 0.839 maka probabilitas peralatan tersebut untuk beroperasi dengan baik adalah 83,9%  
  
dan angka kegagalannya (failure rate) adalah 0.01823263 per jam .
7. Dari harga MTBF sebesar 7846.702118 jam atau sekitar 326.945 hari dapat diprediksi bahwa PABX yang dioperasikan selama jangka waktu tersebut akan mengalami kegagalan pengoperasian, sehingga saat-saat

tersebut peralatan sebaiknya dilakukan perawatan agar dapat digunakan lebih optimal.

8. PABX digital yang dioperasikan terbentuk secara paralel untuk modul pelanggan dan unit pensinyalan, hal ini menyebabkan angka kegagalan lebih rendah, karena pada sistem paralel pada modul yang rusak tidak akan menyebabkan modul yang lain rusak. Maka hubungan paralel akan meningkatkan harga reliability suatu sistem.

## V.2 SARAN

Dari tugas akhir ini diharapkan dapat dikembangkan metode untuk mengetahui unjuk kerja khususnya reliability (keandalan) dari suatu peralatan dengan mengacu pada parameter-parameter yang ada untuk menguji kegagalan-kegagalan sehingga data-data yang ada disimulasikan untuk desain hardware yang secara otomatis dapat menghitung harga keandalan (reliability), sehingga peralatan yang akan digunakan dapat secara optimum di dalam pengoperasiannya dan dapat diketahui kapan perawatan dan pemeliharaan perlu dilakukan.

## DAFTAR PUSTAKA

1. Alkaff, Abdullah, TEKNIK KEANDALAN SISTEM, Jurusan Teknik Elektro  
FTI ITS, Surabaya 1992
2. Blanks, H.S, ELECTRICAL PRODUCT DESIGN AND RELIABILITY,  
School of Electrical Engineering , The University of New South Wales,  
1974
3. Boucher, James R., VOICE TELETRAFFIC SYSTEMS ENGINEERING,  
Artech House, Norwood, 1988
4. Fike, John L. and George E. Friend, UNDERSTANDING TELEPHONE  
ELECTRONIC , Texas Instrumen, Dallas, Texas, 1984.
5. I Nyoman Wiaya Putra, PERENCANAAN DAN PEMBUATAN ALAT  
PENGONTROL SAMBUNGAN TELEPON DENGAN MITEL  
YANG DIINTERFACEKAN KE IBM PC, Tugas Akhir, Jurusan  
Teknik Elektro FTI-ITS, 1992.
6. Lewis. E.E ,INTRODUCTION TO RELIABILITY ENGINEERING,  
Departement of Mechanical and Nuclear Engineering Northwestern  
University , 1988
7. Kapur, KC and Lamberson L.R., RELIABILITY IN ENGINEERING AND  
OPERATION RESEARCH , Wayne State University, Detroit,  
Michigan, 1985.

8. ...., MITEL DATA BOOK, Mitel Publishing,  
Canada, 1992

9. Ronayne, John, INTRODUCTION TO DIGITAL COMMUNICATION  
SWITCHING, Pitman Publishing 1983.

Appendix IX (Continued)

| $n$ | $r$ | $l$ | $a_l$    | $c_l$     |       | $n$ | $r$ | $l$ | $a_l$       | $c_l$      |
|-----|-----|-----|----------|-----------|-------|-----|-----|-----|-------------|------------|
| 20  | 20  | 1   | 0.013553 | -0.034055 | E(LU) |     |     |     | 0.05578958  |            |
|     |     | 2   | 0.017039 | -0.036484 | E(CP) |     |     |     | -0.01159947 |            |
|     |     | 3   | 0.020257 | -0.037686 | E(LB) |     |     |     |             | 0.03207039 |
|     |     | 4   | 0.023376 | -0.038123 |       |     |     |     |             |            |
|     |     | 5   | 0.026464 | -0.037945 |       |     |     |     |             |            |
|     |     | 6   | 0.029565 | -0.037211 |       |     |     |     |             |            |
|     |     | 7   | 0.032711 | -0.035932 |       |     |     |     |             |            |
|     |     | 8   | 0.035932 | -0.034091 |       |     |     |     |             |            |
|     |     | 9   | 0.039258 | -0.031646 |       |     |     |     |             |            |
|     |     | 10  | 0.042720 | -0.028527 |       |     |     |     |             |            |
|     |     | 11  | 0.046357 | -0.024632 |       |     |     |     |             |            |
|     |     | 12  | 0.050215 | -0.019814 |       |     |     |     |             |            |
|     |     | 13  | 0.054354 | -0.013860 |       |     |     |     |             |            |
|     |     | 14  | 0.058856 | -0.006460 |       |     |     |     |             |            |
|     |     | 15  | 0.063842 | 0.002866  |       |     |     |     |             |            |
|     |     | 16  | 0.069496 | 0.014902  |       |     |     |     |             |            |
|     |     | 17  | 0.076128 | 0.031052  |       |     |     |     |             |            |
|     |     | 18  | 0.084346 | 0.054203  |       |     |     |     |             |            |
|     |     | 19  | 0.095669 | 0.092028  |       |     |     |     |             |            |
|     |     | 20  | 0.119862 | 0.221415  |       |     |     |     |             |            |



USES crt, printer, graph, unit\_ta;

type

real20 = array[1..20] of real;

Trantestresultrec = record

mean, varian, z,

alfa, beta : real;

end;

const

elb = 0.03207039;

ecp = -0.01159947;

data\_a : array[1..20] of real =

(0.013553, 0.017039, 0.020257, 0.023376, 0.026464,  
0.029565, 0.032711, 0.035932, 0.039258, 0.042720,  
0.046357, 0.050215, 0.054354, 0.058856, 0.063842,  
0.069496, 0.076128, 0.084246, 0.095669, 0.119862);

data\_b : array[1..20] of real =

(-0.034055, -0.036484, -0.037386, -0.038123, -0.037945,  
-0.037211, -0.035932, -0.034091, -0.031646, -0.028527,  
-0.024632, -0.019814, -0.013860, -0.006460, 0.002866,  
0.014942, 0.031052, 0.054203, 0.092028, 0.221415);

t : real = 500;

var

record\_weibull : array[1..12] of trantestresultrec;

filetext, buffertext : text;

data\_x : real20;

total\_lambda, total\_ri : real;

counter\_data : byte;

```
filename : string;  
filenamec : array[1..12] of char;  
reliabel, lambda_t : real20;  
MTBF : real;  
name_length : byte;  
out_program : boolean;
```

```
procedure sort(var data : real20;awal, akhir : word);
```

```
var
```

```
  i,j : word;  
  dummdata : real;
```

```
begin
```

```
  for i:= awal to akhir do
```

```
    for j:= i to akhir do
```

```
      if data[j]<data[i] then
```

```
        begin
```

```
          dummdata := data[j];
```

```
          data[j] := data[i];
```

```
          data[i] := dummdata;
```

```
        end;
```

```
  end;
```

```
Function pangkat(a,b : real):Real;
```

```
Begin
```

```
  If (a=0) then Pangkat := 0
```

```
  else
```

```
    If (b=0) then Pangkat := 1
```

```
  else
```

```
    begin
```

```
      if (a<0) then
```

```

begin
  a := abs(a);
  Pangkat := -(Exp(Ln(a)*b));
end
else Pangkat := Exp(Ln(a)*b);
end;
End;

```

```

function faktorial(value : longint) : real;
var df : real;
    i : integer;
begin
  df := 1;
  if (df <> 0) then
    for i:=1 to value do df:= df*i;
    faktorial := df;
  end;
end;

```

```

procedure input_data;
var
  st, s1, s2, s3, s4, s5, s6, s7, s8, s9, s10,
  s11, s12, s13, s14, s15, s16, s17, s18, s19, s20 : string;
  out_input : boolean;
begin
  count := 1;
  out_input := false;
  repeat
    case count of
      1: begin
          inputtxt(12,2,white, black, s1, 2, 2, key);

```

case key of

KeyUp : count := 20;

KeyDn, KeyEnter : count := 2;

end;

end;

2: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 1;

KeyDn, KeyEnter : count := 3;

end;

end;

3: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 2;

KeyDn, KeyEnter : count := 4;

end;

end;

4: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 3;

KeyDn, KeyEnter : count := 5;

end;

end;

5: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 4;

```

    KeyDn, KeyEnter : count := 6;
end;
end;
6: begin
    inputtxt(12,2,white, black, s1, 2, 2, key);
    case key of
        KeyUp : count := 5;
        KeyDn, KeyEnter : count := 7;
    end;
end;
7: begin
    inputtxt(12,2,white, black, s1, 2, 2, key);
    case key of
        KeyUp : count := 6;
        KeyDn, KeyEnter : count := 8;
    end;
end;
8: begin
    inputtxt(12,2,white, black, s1, 2, 2, key);
    case key of
        KeyUp : count := 7;
        KeyDn, KeyEnter : count := 9;
    end;
end;
9: begin
    inputtxt(12,2,white, black, s1, 2, 2, key);
    case key of
        KeyUp : count := 8;
        KeyDn, KeyEnter : count := 10;
    end;
end;

```

end;

10: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 9;

KeyDn, KeyEnter : count := 11;

end;

end;

11: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 10;

KeyDn, KeyEnter : count := 12;

end;

end;

12: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 11;

KeyDn, KeyEnter : count := 13;

end;

end;

13: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 12;

KeyDn, KeyEnter : count := 14;

end;

end;

14: begin

```
inputtxt(12,2,white, black, s1, 2, 2, key);
```

```
case key of
```

```
  KeyUp : count := 13;
```

```
  KeyDn, KeyEnter : count := 15;
```

```
end;
```

```
end;
```

```
15: begin
```

```
  inputtxt(12,2,white, black, s1, 2, 2, key);
```

```
  case key of
```

```
    KeyUp : count := 14;
```

```
    KeyDn, KeyEnter : count := 16;
```

```
  end;
```

```
end;
```

```
16: begin
```

```
  inputtxt(12,2,white, black, s1, 2, 2, key);
```

```
  case key of
```

```
    KeyUp : count := 15;
```

```
    KeyDn, KeyEnter : count := 17;
```

```
  end;
```

```
end;
```

```
17: begin
```

```
  inputtxt(12,2,white, black, s1, 2, 2, key);
```

```
  case key of
```

```
    KeyUp : count := 16;
```

```
    KeyDn, KeyEnter : count := 18;
```

```
  end;
```

```
end;
```

```
18: begin
```

```
  inputtxt(12,2,white, black, s1, 2, 2, key);
```

```
  case key of
```

KeyUp : count := 17;

KeyDn, KeyEnter : count := 19;

end;

end;

19: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 18;

KeyDn, KeyEnter : count := 20;

end;

end;

20: begin

inputtxt(12,2,white, black, s1, 2, 2, key);

case key of

KeyUp : count := 19;

KeyDn : count := 1;

KeyEnter : out\_input := true;

end;

end;

end;

until(out\_input);

end;

procedure rantest(adata:real20;var record\_weibull:trantestresultrec);

var

i, n1, n2, mu : byte;

gamma1, gamma2 : real;

middata, myu, tou, ubar, bbar : real;

x, sorteddata : real20;

begin



```

for i:= 1 to 20 do sorteddata[i] := adata[i];
sort(sorteddata, 1, 20);
middata := sorteddata[round(20/2)];
n1 := 0;
n2 := 0;
for i:= 1 to 20 do
begin
  if sorteddata[i]<middata then inc(n1);
  if sorteddata[i]>middata then inc(n2);
end;
mu := 1;
for i:= 1 to 19 do
begin
  if
    ((adata[i]<middata)and(adata[i+1]>middata)or(adata[i]>middata)and(adata[i+1]<
    middata)) then
    mu := mu +1;
end;
{myu := ((2*n1*n2)/(n1+n2))+1;
tou := sqrt(2.0*n1*n2*((2*n1*n2)-n1-n2)/(n1+n2)*(n1+n2)*(n1+n2-1.0));
if (tou>0) then record_weibull.z := (mu-myu)/tou;}
for i:= 1 to 20 do
begin
  if (sorteddata[i]<>0) then x[i] := sorteddata[i]
  else x[i] := 0;
end;
ubar := 0;
bbar := 0;
for i:= 1 to 20 do
begin
  ubar := ubar + data_a[i] * x[i];

```

```

    bbar := bbar + data_b[i] * x[i];
end;
record_weibull.alfa := exp(ubar+(bbar/(1-elb))*ecp);
if (bbar=0) then record_weibull.beta:=0
else record_weibull.beta := 1/(bbar/(1-elb));
if (record_weibull.beta > 0) then
begin
    gamma1 := faktorial(round(1+1/record_weibull.beta)-1);
    gamma2 := faktorial(round(1+2/record_weibull.beta)-1);
    record_weibull.mean := pangkat(record_weibull.alfa, (-1/record_weibull.beta))
* gamma1;
    record_weibull.varian := pangkat(record_weibull.alfa, (-2/record_weibull.beta))
* (gamma2-sqr(gamma1));
end;
end;

```

```


function reliable_value(r_t, r_alfa, r_beta: real):real;
var
    rv : real;
begin
    rv:= exp(-(pangkat((r_t/r_alfa),-r_beta)));
    reliable_value := rv;
end;

```

```

procedure draw_reliable;
var
    grDriver, grMode: Integer;
    count_t, lokasi_x, batas_t : integer;
    str_out : string;
    real_i : real;

```



```

begin
  grDriver := VGA;
  grMode := VGAHI;
  InitGraph(grDriver, grMode, "");
  SetTextStyle(SmallFont, HorizDir, USERCHARSIZE);
  setusercharsize(2,1,2,1);
  count_t := round(t);
  outtextxy((getmaxx div 2)-textwidth('Grafik R(t) terhadap t') div 2, 1, 'Grafik R(t)
  terhadap t');
  line(30,170,30,300);
  line(30,300,550,300);
  for i:= 6 to 10 do
  begin
    li
    ne(30,i*30,32,i*30);
  end;
  setusercharsize(1,1,1,1);
  setttextjustify(lefttext, centertext);

  outtextxy(1,180,'1.00');
  outtextxy(1,210,'0.75');
  outtextxy(1,240,'0.50');
  outtextxy(1,270,'0.25');
  outtextxy(1,300,'0.00');
  outtextxy( 30,310,'0');
  setusercharsize(2,1,2,1);
  outtextxy(10,160,'R(t)');
  outtextxy( 560,300,'t');
  setusercharsize(1,1,1,1);
  setttextjustify(centertext, centertext);

```

```

for i:= 1 to 10 do
begin
    line(i*50+30,300,i*50+30,302);
    str(i*50, str_out);
    outtextxy( i*50+30,310,str_out);
end;

round(exp(-(pangkat((1/record_weibull[counter_data].alfa),record_weibull[counter_data].beta)))*100);
lokasi_x:=
moveto(41, getmaxy-lokasi_x-230);
batas_t := trunc(t);
for i:= 1 to 500 do
begin
    round(exp(-(pangkat((i/record_weibull[counter_data].alfa),record_weibull[counter_data].beta)))*100);
    lokasi_x:=
    if (lokasi_x<(getmaxx-50)) then
    begin
        lineto(i+40,getmaxy-lokasi_x-230);
    end;
end;
outtextxy(300, getmaxy-30,' Tekan Enter untuk melihat graphics failure rate');
repeat until readkey=#13;
setfillstyle(solidfill, black);
bar(0,0,getmaxx, 100);
bar(5,120,getmaxx, 170);
bar(560,280,getmaxx, 320);
bar(42,120,getmaxx, 298);
setusercharsize(2,1,2,1);
settextjustify(lefttext, centertext);
    outtextxy((getmaxx div 2)-textwidth('Grafik Lambda(t) terhadap t') div 2,
10,'Grafik Lambda(t) terhadap t');

```

```

settextjustify(lefttext, centertext);
outtextxy(10,140,'Lambda(t)');
outtextxy( 560,300,'t');
setusercharsize(1,1,1,1);
lokasi_x:=
    round(
        (record_weibull[1].beta *
        pangkat(1/record_weibull[1].alfa, record_weibull[1].beta) *
        pangkat(real_i,( record_weibull[1].beta)-1))+

        (record_weibull[4].beta *
        pangkat(1/record_weibull[4].alfa, record_weibull[4].beta) *
        pangkat(real_i,( record_weibull[4].beta)-1))+

        (record_weibull[11].beta *
        pangkat(1/record_weibull[11].alfa, record_weibull[11].beta) *
        pangkat(real_i,( record_weibull[11].beta)-1)));
moveto(40,getmaxy-lokasi_x-190);
for i:= 1 to 500 do
begin
    real_i := i;
    lokasi_x:=
        round(
            (record_weibull[1].beta *
            pangkat(1/record_weibull[1].alfa, record_weibull[1].beta) *
            pangkat(real_i,( record_weibull[1].beta)-1))+

            (record_weibull[4].beta *
            pangkat(1/record_weibull[4].alfa, record_weibull[4].beta) *
            pangkat(real_i,( record_weibull[4].beta)-1))+

```

```

(record_weibull[11].beta *
pangkat(1/record_weibull[11].alfa, record_weibull[11].beta) *
pangkat(real_i,( record_weibull[11].beta)-1)));
lineto(i+40,getmaxy-lokasi_x-190);
end;
setfillstyle(solidfill, black);
bar(0, getmaxy-60, getmaxx, getmaxy);
outtextxy(300, getmaxy-30, 'Tekan Enter untuk melihat hasil penghitungan');
repeat until readkey=#13;
closegraph;
end;

```

```

procedure weibull;
var i : word;
begin
    reliabel[counter_data] := reliable_value(t, record_weibull[counter_data].alfa,
record_weibull[counter_data].beta);
    write(buffertext, record_weibull[counter_data].beta:15:8);
    write(buffertext, reliabel[counter_data]:15:8);
    lambda_t[counter_data] :=
        record_weibull[counter_data].beta *
        pangkat(1/record_weibull[counter_data].alfa,
record_weibull[counter_data].beta) *
        pangkat(t,( record_weibull[counter_data].beta)-1);
    write(buffertext,lambda_t[counter_data]:15:8);
    MTBF := record_weibull[counter_data].alfa*
        faktorial(trunc((1/record_weibull[counter_data].beta)+1));
    write(buffertext,MTBF:15:8);
end;

```

```

begin
  setcolor(to(lightgray, black);
  clrscr;
  writec( 6,'Evaluasi Reliability dan Failure Rate');
  writec( 7,'PABX Digital MT 8980');
  writec( 9,'oleh :');
  writec(10,'Retna Suprabasasi');
  writec(11,'288.220.1054');
  writec(17,'Jurusan Teknik Elektro');
  writec(18,'Fakultas Teknologi Industri');
  writec(19,'Institut Teknologi Sepuluh Nopember');
  writec(20,'Surabaya');
  writec(21,'1994');
  writec(24,'Tekan Enter untuk memulai program');
  repeat until readkey=#13;
  out_program := false;

repeat
  setcolor(to(lightgray, black);
  clrscr;
  writexy(1,2,' File data yang digunakan : ');
  writec(24,'Tekan Esc untuk keluar program');
  scrfile(28,2, '*.ta', filename);
  clrscr;
  writexy(1,2,' File data : '+filename);
  if (filename='') then exit;
  writexy(14,2,filename);
  delete(filename, length(filename)-2,3);

  view(14,8,60,24, lightgray, black, filename+'.ta', 2);


```





```
relabel[11];  
counter_data := 1;  
sort(lambda_t, 1, 3);  
sort(lambda_t, 4, 10);  
total_lambda := lambda_t[1]+lambda_t[4]+lambda_t[11];  
draw_reliable;  
  
write(buffertext,'          ', total_ri:15:8);  
writeln(buffertext,total_lambda:15:8);  
  
                                writeln(buffertext,'  
DDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD  
DDDDDDDDDD');  
  
close(filetext);  
close(buffertext);  
  
window(1,1,80,25);  
setcoloroto(lightgray, black);  
clrscr;  
  
writexy(1,2, ' Hasil penghitungan ');  
view(4,8,78,25, lightgray, black,filename+'.txt', 1);  
window(1,1,80,25);  
  
until out_program;  
  
end.
```

# Grafik $R(t)$ terhadap $t$





**MITEL**

# MH88610 Subscriber Line Interface Circuit (SLIC)

## Features

- Transformerless 2-wire to 4-wire conversion
- Battery and ringing feed to line
- Off-hook and dial pulse detection
- Ring ground over-current protection
- Loop length detection
- Constant current feed

## Applications

Line Interface for:

- PABX
- Intercoms
- Key Telephone Systems
- Control Systems

## Description


The Mitel MH88610 Subscriber Line Interface Circuit provides a complete interface between a switching system and a subscriber loop. Functions provided include battery feed and ringing feed to the subscriber line, 2-wire to 4-wire hybrid interfacing, constant current feed, loop length and dial pulse detection. The device is fabricated using thick film hybrid technology in a 20 pin single-in-line package.

9161-002-095-NA

ISSUE 2

October 1988

## Pin Connections



## Ordering Information

MH88610 20 Pin SIP Hybrid

0°C TO 70°C




Figure 1- Functional Block Diagram

BAH98610

**Absolute Maximum Ratings\*** - Voltages are with respect to GNDA unless otherwise stated.

|   | Parameter                              | Symbol           | Min | Max | Units |
|---|--|------------------|-----|-----|-------|
| 1 | DC Supply Voltages<br><br>LPGND = GNDA | V <sub>DD</sub>  |     | +15 | V     |
|   |  | V <sub>EE</sub>  | -15 |     | V     |
|   |  | V <sub>Bat</sub> | -60 |     | V     |
|   |  |                  |     |     |       |
| 2 | Storage Temperature                    | T <sub>STG</sub> | -40 | 100 | °C    |
| 3 | Package Power Dissipation              | P <sub>D</sub>   |     | 2   | W     |

\*Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

**Recommended Operating Conditions** - Voltages are with respect to GNDA unless otherwise stated.

|   | Characteristics          | Sym              | Min   | Typ† | Max   | Units | Comments |
|---|--------------------------|------------------|-------|------|-------|-------|----------|
| 1 | Operating Supply Voltage | V <sub>DD</sub>  | 4.75  | 5.0  | 5.25  | V     |          |
|   |                          | V <sub>EE</sub>  | -5.25 | -5.0 | -4.75 | V     |          |
|   |                          | V <sub>Ref</sub> |       | -11  |       | V     |          |
|   |                          | V <sub>Bat</sub> |       | -28  |       | V     |          |
| 2 | Operating Temperature    | T <sub>O</sub>   | 0     |      | 70    | °C    |          |

† Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

**DC Electrical Characteristics†** - Voltages are with respect to GNDA unless otherwise stated.

|    | Characteristics                                   | Sym                | Min                    | Typ†     | Max                          | Units | Test Conditions               |
|----|---|--------------------|------------------------|----------|------------------------------|-------|-------------------------------|
| 1  | Supply Current<br>V <sub>DD</sub>                 | I <sub>DD</sub>    |                        | 6.4      | 7.6                          | mA    |                               |
|    |   | I <sub>EE</sub>    |                        | -3.4     | -5.0                         | mA    |                               |
| 2  | Power Consumption                                 | P <sub>C</sub>     |                        |          | 212<br>1110                  | mW    | Standby<br>Active             |
| 3  | Constant Current Line Feed                        | I <sub>Lloop</sub> | 24                     | 26       | 28                           | mA    |                               |
| 4  | Operating Loop Resistance                         | R <sub>Lloop</sub> | 800                    |          |                              | Ω     | V <sub>Bat</sub> = -28V       |
| 5  | Off-Hook Threshold                                |                    |                        | 1200     |                              | Ω     | V <sub>Bat</sub> = -28V       |
| 6  | Ring Ground Over-Current Protection               |                    |                        | 33       | 42                           | mA    |                               |
| 7  | Output High Voltage<br>Loop (on-hook)             |                    | V <sub>DD</sub> -2     |          | V <sub>DD</sub>              | V     | No Load                       |
| 8  | Output High Source Current<br>Loop (on-hook)      |                    | 15                     |          |                              | mA    | V <sub>Lloop</sub> = 2.5V     |
| 9  | Output Low Voltage<br>SHR<br>Loop (off-hook)      |                    | V <sub>EE</sub><br>1.9 |          | V <sub>EE</sub> + 1.5<br>2.4 | V     | 10kΩ pull-up to 5V<br>No Load |
|    |   |                    |                        |          |                              | V     |                               |
| 10 | Output Low Sink Current<br>SHR<br>Loop (off-hook) |                    | 6<br>10                | 16<br>20 |                              | mA    | V <sub>SHR</sub> = 1.5V       |
|    |   |                    |                        |          |                              | mA    | V <sub>Lloop</sub> = 2.5V     |

† DC Electrical Characteristics are over recommended operating supply voltages.

† Typical figures are at 25°C with nominal ±5V supplies and are for design aid only; not guaranteed and not subject to production testing.

## AC Electrical Characteristics

|    | Characteristics  | Sym      | Min                  | Typ†       | Max        | Units                | Test Conditions  |
|----|--|----------|----------------------|------------|------------|----------------------|--|
| 1  | Ring Voltage (RMS)   | $V_R$    |                      |            | 105        | $V_{RMS}$            |  |
| 2  | Ring Equivalence Number  | REN      |                      |            | 3          |                      |  |
| 3  | Ring Trip Detect Time  |          |                      |            | 200        | ms                   |  |
| 4  | Input AC Impedance 2-wire  | $Z_{in}$ |                      | 600        |            | $\Omega$             |  |
| 5  | Input Impedance at $V_R$   |          |                      | 230        |            | k $\Omega$           |  |
| 6  | Output Impedance at $V_X$  |          |                      | 3          |            | $\Omega$             |  |
| 7  | Gain 2-wire to $V_X$   |          | 0.60                 | 0.62       | 0.70       | dB                   | Input 6 dBm at 2-wire  |
| 8  | Gain $V_R$ to 2-wire   |          | -6.75                | -6.69      | -6.65      | dB                   | Input 1.0V at $V_R$ ,<br>600 $\Omega$ termination  |
| 9  | 2-wire Return Loss   |          | 20                   |            |            | dB                   | Input 0.5V, 1 kHz,<br>600 $\Omega$   |
| 10 | Transhybrid Loss   | THL      | 40                   |            |            | dB                   | Input 0.5V, 1 kHz at $V_R$ ,<br>600 $\Omega$   |
| 11 | Longitudinal Balance   |          | 45                   |            |            | dB                   | Input 0.5V, 1 kHz at<br>metallic output voltage  |
| 12 | Total Harmonic Distortion<br>at $V_X$<br>at Tip or Ring                      | THD      |                      | 0.1<br>0.1 | 1.0<br>1.0 | %<br>%               | Input 6 dBm at 2-wire<br>Input 1.0V at $V_R$   |
| 13 | Common Mode Rejection<br>Ratio<br>2-wire to $V_X$                            | CMRR     | 40                   |            |            | dB                   | Input 0.5V, 1 kHz at<br>metallic output voltage  |
| 14 | Idle Channel Noise (at $V_X$ )   | $N_C$    |                      |            | 15         | dBrnC                | C-Message  |
| 15 | Power Supply Rejection Ratio<br>$V_{DD}$<br>$V_{DD}$<br>$V_{EE}$<br>$V_{EE}$ | PSRR     | 39<br>37<br>23<br>23 |            |            | dB<br>dB<br>dB<br>dB | At $V_X$ , ripple at 1 Vpp,<br>1 kHz<br>At 2-wire, ripple at 1 Vpp,<br>1 kHz<br>At $V_X$ , ripple at 1 Vpp,<br>1 kHz<br>At 2-wire, ripple at 1 Vpp,<br>1 kHz |

† Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing

## Pin Description

| Pin # | Name      | Description  |
|-------|-----------|--|
| 1     | TF        | Tip Feed. Internal connection. Normally connects a pair of external diodes for protection. |
| 2     | LPGND     | Loop Ground is the system ground reference with respect to $V_{Bat}$ .                     |
| 3     | $V_R$     | Voice Receive (Input) is the 4-wire analog signal to the SLIC.                             |
| 4     | $V_{Ref}$ | Voltage Reference (Input) to set the line current feed to the subscriber line.             |
| 5     | $V_{EE}$  | Negative Power Supply Voltage.   |
| 6     | GNDA      | Analog Ground (0V).  |
| 7     | Loop      | Loop Monitor Voltage (Output) is proportional to the loop length.                          |

# MH88610

## Pin Description (continued)

| Pin # | Name             | Description  |
|-------|------------------|--|
| 8     | V <sub>x</sub>   | Voice Transmit (Output) is the 4-wire analog signal from the SLIC.   |
| 9     | Tip              | Connects to the "Tip" lead of the telephone line.  |
| 10    | Ring             | Connects to the "Ring" lead of the telephone line.   |
| 11    | RF               | Ring Feed (Input) is normally connected to ring relay for negative line feed voltage and ringing input.  |
| 12    | V <sub>DD</sub>  | Positive Power Supply Voltage.   |
| 13    | IC               | Internal Connection. Pin cut short.  |
| 14    | IC               | Internal Connection. Pin cut short.  |
| 15    | RV               | Ring Feed Voltage connects to pin 11 (RF) through a normally closed ring relay.  |
| 16    | IC               | Internal Connection. Pin cut short.  |
| 17    | NC               | No Connection.   |
| 18    | V <sub>Bat</sub> | Negative Battery Feed Supply Voltage.  |
| 19    | Cap              | Connects external capacitor and resistor to ground for ring trip filter control.   |
| 20    | SHK              | Switch Hook Detect (Output). Digital output of an open-collector comparator. This output will go low (V <sub>EE</sub> ) when the subscriber line resistance falls below a set threshold value indicating that the telephone set has gone off-hook. This output can be monitored for dial pulse collection. |

## Functional Description

The MH88610 performs a transformerless 2-wire to 4-wire conversion of the analog signal. The 2-wire circuit is the balanced line going to the subscriber loop, while the 4-wire circuit is the audio signal going to and from devices such as the voice codec or switching circuit. The SLIC also provides two status signals, switch hook (SHK) and loop length (Loop). The Loop signal is an analog voltage which is proportional to the loop length and the SHK goes low when the telephone set is off-hook.

### Constant Current Feed

The MH88610 employs a complex feedback circuit to supply a constant feed current to the line. This is done by sensing the sum of the voltages across the internal feed resistors and comparing it to an input reference voltage (V<sub>REF</sub>) that determines the constant feed current. This gives the loop current as:

$$I_{\text{Loop}} = \frac{V_{\text{REF}}}{0.423} \text{ mA } (\pm 2 \text{ mA})$$

### Switch Hook Detection

When the DC current exceeds an internal threshold level, the switch hook (SHK) will go low. If the loop resistance is so high that V<sub>Bat</sub> can no longer supply the required amount of loop current as determined by constant current supply circuit, the output of the switch hook (SHK) will go to high impedance

(open collector output) to indicate that the loop resistance is too high and the line is onhook.

### Ring and Ring Trip Detection

The MH88610 can detect an off-hook condition during ringing. In Figure 2 a ringing signal (e.g. 90 V<sub>RMS</sub> + -48 V<sub>DC</sub>) is applied to the line by disconnecting Pin 15 (RV) from pin 11 (RF), and connecting the ringing voltage at pin 11 (RF). During ringing, there is a large AC component which must be filtered out to give a true off-hook indication. For normal operation, a capacitor of 1.0 μF connected to pin 19 (Cap) will provide an adequate attenuation for 20 Hz ringing frequency.

Once an off-hook condition has been detected, an external circuit will activate the relay (K1) to disconnect the ringing voltage from pin 11 (RF) and reconnect to pin 15 (RV). At that time, the SLIC will revert to constant current feed operation.

### Current Limit

The Tip or Ring may accidentally short to ground. In such a case, current will only flow through the feed resistor. This high current will be sensed and reduced by the current limit circuit to a lower value to protect the internal circuitry.



MITEL\*

# ISO<sup>2</sup>-CMOS MT8960/61/62/63/64/65/66/67 Integrated PCM Filter/Codec

## Features

- ST-BUS compatible.
- Transmit/Receive filters & PCM Codec in one I.C.
- Meets AT&T D3/D4 and CCITT G711 and G712.
- $\mu$ -Law: MT8960/62/64/66 CCITT
- A-Law: MT8961/63/65/67
- Low power consumption:  
Op.: 30 mW typ.  
Stby.: 2.5 mW typ.
- Digital Coding Options:  
MT8964/65/66/67 CCITT Code  
MT8960/61/62/63 Alternative Code
- Digitally controlled gain adjust of both filters.
- Analog and digital loopback.
- Filters and codec independently user accessible for testing.
- Powerdown mode available.
- 2.048 MHz master clock input.
- Up to six uncommitted control outputs.
- $\pm 5V \pm 5\%$  power supply.

## Description

Manufactured in ISO<sup>2</sup>-CMOS, these integrated filter/codecs are designed to meet the demanding performance needs of the digital telecommunications industry, e.g., PABX, Central Office, Digital telephones.

9161-002-020-NA

ISSUE 8

November 1990

## Pin Connections

### MT8960/61/64/65

|      |   |    |      |
|------|---|----|------|
| CSTi | 1 | 18 | GNDD |
| DSTi | 2 | 17 | VRef |
| C2i  | 3 | 16 | GNDA |
| DSTo | 4 | 15 | VR   |
| VDD  | 5 | 14 | ANUL |
| FIi  | 6 | 13 | VX   |
| CA   | 7 | 12 | VEE  |
| SD3  | 8 | 11 | SD0  |
| SD2  | 9 | 10 | SD1  |

### MT8962/63/66/67

|      |    |    |      |
|------|----|----|------|
| CSTi | 1  | 20 | GNDD |
| DSTi | 2  | 19 | VRef |
| C2i  | 3  | 18 | GNDA |
| DSTo | 4  | 17 | VR   |
| VDD  | 5  | 16 | ANUL |
| SD5  | 6  | 15 | VX   |
| SD4  | 7  | 14 | VEE  |
| FIi  | 8  | 13 | SD0  |
| CA   | 9  | 12 | SD1  |
| SD3  | 10 | 11 | SD2  |

## Ordering Information 0°C to +70°C

MT8964/65AC  
MT8960/61/64/65AE  
MT8962/63AE  
MT8962/63/66/67AS

18 Pin Cerdip  
18 Pin Plastic DIP  
20 Pin Plastic DIP  
20 Pin SOIC




Figure 1. Functional Block Diagram

MT8960/61/62/63/64/65/66/67 ISO<sup>2</sup>-CMOS

Absolute Maximum Ratings\*

|   | Parameter  | Symbol                | Min                  | Max                  | Units |
|---|--|-----------------------|----------------------|----------------------|-------|
| 1 | DC Supply Voltages                                     | V <sub>DD</sub> -GNDD | -0.3                 | +6.0                 | V     |
|   |  | V <sub>EE</sub> -GNDD | -6.0                 | +0.3                 | V     |
| 2 | Reference Voltage                                      | V <sub>Ref</sub>      | GNDA                 | V <sub>DD</sub>      | V     |
| 3 | Analog Input   | V <sub>X</sub>        | V <sub>EE</sub>      | V <sub>DD</sub>      | V     |
| 4 | Digital Inputs   | Except CA             | GNDD-0.3             | V <sub>DD</sub> +0.3 | V     |
|   |  | CA                    | V <sub>EE</sub> -0.3 | V <sub>DD</sub> +0.3 | V     |
| 5 | Output Voltage   | SD0-2                 | GNDD-0.3             | V <sub>DD</sub> +0.3 | V     |
|   |  | SD3                   | V <sub>EE</sub> -0.3 | V <sub>DD</sub> +0.3 | V     |
|   |  | SD4-5                 | V <sub>EE</sub> -0.3 | V <sub>DD</sub> +0.3 | V     |
| 6 | Current On Any Pin                                     | I <sub>I</sub>        |                      | 20                   | mA    |
| 7 | Storage Temperature                                    | T <sub>S</sub>        | -55                  | +125                 | °C    |
| 8 | Power Dissipation at 25°C (Derate 16 mW/°C above 75°C) | P <sub>Diss</sub>     |                      | 500                  | mW    |

\*Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

Recommended Operating Conditions - Voltages are with respect to GNDD unless otherwise stated

|   | Characteristics           | Sym                               | Min   | Typ* | Max   | Units           | Comments  |
|---|---------------------------|-----------------------------------|-------|------|-------|-----------------|---|
| 1 | Supply Voltage            | V <sub>DD</sub>                   | 4.75  | 5.0  | 5.25  | V               |   |
|   |                           | V <sub>EE</sub>                   | -5.25 | -5.0 | -4.75 | V               |   |
|   |                           | V <sub>Ref</sub>                  |       | 2.5  |       | V               | See Note 1                                      |
| 2 | Voltage On Digital Ground | VGND                              | -0.1  | 0.0  | +0.1  | V <sub>dc</sub> | Ref. to GNDA                                    |
|   |                           |                                   | -0.4  | 0.0  | +0.4  | V <sub>ac</sub> | Ref. to GNDA 400ns max. duration in 125µs cycle |
| 3 | Operating Temperature     | T <sub>O</sub>                    | 0     |      | +70   | °C              |   |
| 4 | Operating Current         | V <sub>DD</sub> I <sub>DD</sub>   |       | 3.0  | 4.0   | mA              | All digital inputs at V <sub>DD</sub>           |
|   |                           | V <sub>EE</sub> I <sub>EE</sub>   |       | 3.0  | 4.0   | mA              | or GNDD (or V <sub>EE</sub> for CA)             |
|   |                           | V <sub>Ref</sub> I <sub>Ref</sub> |       | 2.0  |       | µA              | Mean current                                    |
| 5 | Standby Current           | V <sub>DD</sub> I <sub>DDO</sub>  |       | 0.25 | 1.0   | mA              | All digital inputs at V <sub>DD</sub>           |
|   |                           | V <sub>EE</sub> I <sub>EEO</sub>  |       | 0.25 | 1.0   | mA              | or GNDD (or V <sub>EE</sub> for CA)             |

Note 1: Temperature coefficient of V<sub>Ref</sub> should be better than 100 ppm/°C.

DC Electrical Characteristics - Voltages are with respect to GNDD unless otherwise stated.

T<sub>A</sub>=0 to 70°C, V<sub>DD</sub>=5V±5%, V<sub>EE</sub>= -5V±5%, V<sub>Ref</sub>=2.5V±0.5%, GNDA=GNDD=0V, Clock Frequency = 2.048MHz, Outputs unloaded unless otherwise specified.

|   | Characteristics                   | Sym                        | Min             | Typ* | Max                  | Units | Test Conditions                                      |
|---|-----------------------------------|----------------------------|-----------------|------|----------------------|-------|--|
| 1 | Input Current                     | Except CA I <sub>I</sub>   |                 |      | 10.0                 | µA    | V <sub>IN</sub> = GNDD to V <sub>DD</sub>            |
|   |                                   | CA I <sub>IC</sub>         |                 |      | 10.0                 | µA    | V <sub>IN</sub> = V <sub>EE</sub> to V <sub>DD</sub> |
| 2 | Input Low Voltage                 | Except CA V <sub>IL</sub>  | 0.0             |      | 0.8                  | V     |  |
|   |                                   | CA V <sub>ILC</sub>        | V <sub>EE</sub> |      | V <sub>EE</sub> +1.2 | V     |  |
| 3 | Input High Voltage                | All Inputs V <sub>IH</sub> | 2.4             |      | 5.0                  | V     |  |
| 4 | Input Intermediate Voltage        | CA V <sub>IIC</sub>        | 0.0             |      | 0.8                  | V     |  |
| 5 | Output Leakage Current (Tristate) | DSTo I <sub>OZ</sub>       |                 | ±0.1 |                      | µA    | Output High Impedance                                |
|   |                                   | SD3-5                      |                 |      | 10.0                 | µA    |  |

\* Typical figures are at 25°C with nominal ±5V supplies. For design aid only - not guaranteed and not subject to production testing



## DC Electrical Characteristics (cont'd)

|    |         | Characteristics       | Sym                                  | Min | Typ* | Max  | Units | Test Conditions                                     |
|----|---------|-----------------------|--------------------------------------|-----|------|------|-------|---|
| 6  | DIGITAL | Output Low Voltage    | DSTo<br>VOL                          |     |      | 0.4  | V     | I <sub>OUT</sub> = 1.6 mA                           |
|    |         |                       | SD <sub>0-2</sub><br>VOL             |     |      | 1.0  | V     | I <sub>OUT</sub> = 1 mA                             |
| 7  | DIGITAL | Output High Voltage   | DSTo<br>VOH                          | 4.0 |      |      | V     | I <sub>OUT</sub> = -100 μA                          |
|    |         |                       | SD <sub>0-2</sub><br>VOH             | 4.0 |      |      | V     | I <sub>OUT</sub> = -1 mA                            |
| 8  | ANALOG  | Output Resistance     | SD <sub>3-5</sub><br>ROUT            |     | 1.0  | 2.0  | KΩ    | V <sub>OUT</sub> = +1V                              |
| 9  | ANALOG  | Output Capacitance    | DSTo<br>COUT                         |     | 4.0  |      | pF    | Output High Impedance                               |
| 10 | ANALOG  | Input Current         | V <sub>X</sub><br>I <sub>IN</sub>    |     |      | 10.0 | μA    | V <sub>EE</sub> ≤ V <sub>IN</sub> ≤ V <sub>CC</sub> |
| 11 |         | Input Resistance      | V <sub>X</sub><br>R <sub>IN</sub>    |     | 10.0 |      | MΩ    |   |
| 12 |         | Input Capacitance     | V <sub>X</sub><br>C <sub>IN</sub>    |     | 30.0 |      | pF    | f <sub>IN</sub> = 0 - 4 kHz                         |
| 13 |         | Input Offset Voltage  | V <sub>X</sub><br>V <sub>OSIN</sub>  |     | +1.0 |      | mV    | See Note 2  |
| 14 |         | Output Resistance     | V <sub>R</sub><br>ROUT               |     |      | 100  | Ω     |   |
| 15 |         | Output Offset Voltage | V <sub>R</sub><br>V <sub>OSOUT</sub> |     |      | 100  | mV    | Digital Input = +0                                  |

Note 2: V<sub>OSIN</sub> specifies the DC component of the digitally encoded PCM word.

## AC Electrical Characteristics - Voltages are with respect to GNDD unless otherwise stated.

T<sub>A</sub> = 0 to 70°C, V<sub>DD</sub> = 5V ± 5%, V<sub>EE</sub> = -5V ± 5%, V<sub>Ref</sub> = 2.5V ± 0.5%, GNDA = GNDD = 0V, Clock Frequency = 2.048 MHz, Outputs unloaded unless otherwise specified.

|    |         | Characteristics                          | Sym  | Min      | Typ*  | Max  | Units | Test Conditions   |
|----|---------|--|--|----------|-------|------|-------|---|
| 1  | DIGITAL | Clock Frequency                          | C2i<br>f <sub>C</sub>                        | 2.046    | 2.048 | 2.05 | MHz   | See Note 3  |
| 2  |         | Clock Rise Time                          | C2i<br>t <sub>CR</sub>                       |          |       | 50   | ns    |   |
| 3  |         | Clock Fall Time                          | C2i<br>t <sub>CF</sub>                       |          |       | 50   | ns    |   |
| 4  |         | Clock Duty Cycle                         | C2i  | 40       | 50    | 60   | %     |   |
| 5  |         | Chip Enable Rise Time                    | FTi<br>t <sub>ER</sub>                       |          |       | 100  | ns    |   |
| 6  |         | Chip Enable Fall Time                    | FTi<br>t <sub>EF</sub>                       |          |       | 100  | ns    |   |
| 7  |         | Chip Enable Setup Time                   | FTi<br>t <sub>ES</sub>                       | 50       |       |      | ns    | See Note 4  |
| 8  |         | Chip Enable Hold Time                    | FTi<br>t <sub>EH</sub>                       | 25       |       |      | ns    | See Note 4  |
| 9  |         | Output Rise Time                         | DSTo<br>t <sub>OR</sub>                      |          |       | 100  | ns    | R <sub>L</sub> = 10KΩ to V <sub>CC</sub><br>C <sub>L</sub> = 100 pF |
| 10 |         | Output Fall Time                         | DSTo<br>t <sub>OF</sub>                      |          |       | 100  | ns    |   |
| 11 |         | Propagation Delay Clock to Output Enable | DSTo<br>t <sub>PZL</sub><br>t <sub>PZH</sub> |          |       | 122  | ns    |   |
| 12 |         | Propagation Delay Clock to Output        | DSTo<br>t <sub>PLH</sub><br>t <sub>PHL</sub> |          |       | 100  | ns    |   |
| 13 |         | Input Rise Time                          | CSTi<br>t <sub>IR</sub>                      |          |       | 100  | ns    |   |
| 14 |         | Input Fall Time                          | CSTi<br>t <sub>IF</sub>                      |          |       | 100  | ns    |   |
| 15 |         | Input Setup Time                         | CSTi<br>t <sub>ISH</sub><br>t <sub>ISL</sub> | 25<br>0  |       |      | ns    |   |
| 16 |         | Input Hold Time                          | CSTi<br>t <sub>IH</sub><br>t <sub>IH</sub>   | 60<br>60 |       |      | ns    |   |

\* Typical figures are at 25°C with nominal ±5V supplies. For design aid only; not guaranteed and not subject to production testing.

# MT8960/61/62/63/64/65/66/67 ISO<sup>2</sup>-CMOS

## AC Electrical Characteristics (cont'd)

|    |         | Characteristics                    | Sym              | Min | Typ* | Max | Units | Test Conditions |
|----|---------|------------------------------------|------------------|-----|------|-----|-------|-----------------|
| 17 | DIGITAL | Propagation Delay SD               | t <sub>PCS</sub> |     |      | 400 | ns    | CL = 100 pF     |
|    |         | Clock to SD Output                 |                  |     |      |     |       |                 |
| 18 |         | SD Output Fall Time SD             | t <sub>sf</sub>  |     |      | 200 | ns    | CL = 20 pF      |
| 19 |         | SD Output Rise Time SD             | t <sub>sr</sub>  |     |      | 400 | ns    |                 |
| 20 |         | Digital Loopback Time DSTi to DSTo | t <sub>DL</sub>  |     |      | 122 | ns    |                 |

(See Figures 2a, 2b, 2c)

Note 3: The filter characteristics are totally dependent upon the accuracy of the clock frequency providing  $\overline{FTi}$  is synchronized to C2i, the codec function is unaffected by changes in the clock frequency.

Note 4: This gives a 75 ns period, 50 ns before and 25 ns after the 50% point of C2i rising edge, when change in  $\overline{FTi}$  will give an undetermined state to the internally synchronized enable signal.

## AC Electrical Characteristics - Transmit (A/D) Path - Voltages are with respect to GNDD unless otherwise stated. T<sub>A</sub> = 0 to 70°C, V<sub>DD</sub> = 5V ± 5%, V<sub>EE</sub> = -5V ± 5%, V<sub>Ref</sub> = 2.5V ± 0.5%, GNDA = GNDD = 0V, Clock Frequency = 2.048MHz, Filter Gain Setting = 0dB, Outputs unloaded unless otherwise specified.

|   |        | Characteristics   | Sym              | Min                                       | Typ*           | Max                     | Units                              | Test Conditions  |
|---|--------|---|------------------|---|----------------|-------------------------|------------------------------------|--|
| 1 | ANALOG | Analog Input at V <sub>X</sub> equivalent to the overload decision level at the codec | V <sub>IN</sub>  |   | 4.829<br>5.000 |                         | V <sub>pp</sub><br>V <sub>pp</sub> | Level at codec:<br>μ-Law: 3.17 dBm0<br>A-Law: 3.14 dBm0<br>See Note 6                            |
| 2 |        | Absolute Gain   | G <sub>AX</sub>  | -0.25                                     |                | +0.25                   | dB                                 | 0 dBm0 @ 1004 Hz   |
| 3 |        | Deviation of Gain Adjustment  |                  | -0.1                                      |                | +0.1                    | dB                                 | From Nominal Value   |
| 4 |        | Gain Variation With Temp  | G <sub>AXT</sub> |   | 0.01           |                         | dB                                 | T <sub>A</sub> = 0°C to 70°C   |
|   |        | With Supplies   | G <sub>AXS</sub> |   | 0.04           |                         | dB/V                               |  |
| 5 |        | Gain Tracking (See Figure 5) CCITT G712 Method 1)                                     | GT <sub>X1</sub> | -0.25<br>-0.25<br>-0.50                   |                | +0.25<br>+0.25<br>+0.50 | dB<br>dB<br>dB                     | Sinusoidal Level:<br>+3 to -20 dBm0<br>Noise Signal Level:<br>-10 to -55 dBm0<br>-55 to -60 dBm0 |
|   |        | CCITT G712 (Method 2) AT&T  | GT <sub>X2</sub> | -0.25<br>-0.50<br>-1.50                   |                | +0.25<br>+0.50<br>+1.50 | dB<br>dB<br>dB                     | Sinusoidal Level:<br>+3 to -40 dBm0<br>-40 to -50 dBm0<br>-50 to -55 dBm0                        |
| 6 |        | Quantization Distortion (See Figure 6) CCITT G712 (Method 1)                          | D <sub>QX1</sub> | 28.00<br>35.60<br>33.90<br>29.30<br>14.20 |                |                         | dB<br>dB<br>dB<br>dB<br>dB         | Noise Signal Level:<br>-3 dBm0<br>-6 to -27 dBm0<br>-34 dBm0<br>-40 dBm0<br>-55 dBm0             |

\* Typical figures are at 25°C with nominal ±5V supplies. For design aid only: not guaranteed and not subject to production testing

## Transmit (A/D) Path(cont'd)

|    | Characteristics                                 | Sym  | Min                                    | Typ*  | Max   | Units  | Test Conditions  |
|----|---|--|--|---|---|--|--|
|    | Quantization Distortion (cont'd) (See Figure 6) | CCITT G712 (Method 2)<br>AT&T  | D <sub>QX2</sub>                       | 35.30<br>29.30<br>24.30                     |   | dB<br>dB<br>dB                                     | Sinusoidal Input Level:<br>0 to -30 dBm0<br>-40 dBm0<br>-45 dBm0       |
| 7  | Idle Channel Noise                              | C-message<br>Psophometric  | N <sub>CX</sub><br>N <sub>PX</sub>     |   |   | dBm0<br>dBm0                                       | μ-Law Only<br>CCITT G712   |
| 8  | Single Frequency Noise                          |  | N <sub>SFX</sub>                       |   | -56   | dBm0   | CCITT G712   |
| 9  | Harmonic Distortion (2nd or 3rd Harmonic)       |  |  |   | -46   | dB   | Input Signal:<br>0 dBm0 @ 1.02 kHz                                     |
| 10 | Envelope Delay                                  |  | D <sub>AX</sub>                        |   | 270   | μs   | @ 1004 Hz  |
| 11 | Envelope Delay Variation With Frequency         | 1000-2600 Hz<br>600-3000 Hz<br>400-3200 Hz   | D <sub>DX</sub>                        | 60<br>150<br>250                            |   | μs<br>μs<br>μs                                     | Input Signal:<br>400-3200 Hz Sinewave<br>at 0 dBm0                     |
| 12 | Intermodulation Distortion                      | CCITT G712<br>50/60 Hz   | IMD <sub>X1</sub>                      |   | -55   | dB   | 50/60 Hz @ -23 dBm0<br>and any signal within<br>300-3400 Hz at -9 dBm0 |
|    |   | CCITT G712<br>2 tone   | IMD <sub>X2</sub>                      |   | -41   | dB   | 740 Hz and 1255 Hz<br>@ -4 to -21 dBm0.<br>Equal Input Levels          |
|    |   | AT&T<br>4 tone   | IMD <sub>X3</sub><br>IMD <sub>X4</sub> |   | -47<br>-49  | dB<br>dB   | 2nd order products<br>3rd order products                               |
| 13 | Gain Relative to Gain @ 1004 Hz (See Figure 3)  | ≤ 50 Hz<br>60 Hz<br>200 Hz<br>300-3000 Hz<br>3200 Hz<br>3300 Hz<br>3400 Hz<br>4000 Hz<br>≥ 4600 Hz | G <sub>RX</sub>                        | -1.8<br>-0.125<br>-0.275<br>-0.350<br>-0.80 | -25<br>-30<br>0.00<br>0.125<br>0.125<br>0.030<br>-0.100<br>-14<br>-32 | dB<br>dB<br>dB<br>dB<br>dB<br>dB<br>dB<br>dB<br>dB | 0 dBm0 Input Signal<br>Transmit<br>Filter<br>Response                  |
| 14 | Crosstalk D/A to A/D                            |  | CT <sub>RT</sub>                       |   | -70   | dB   | 0 dBm0 @ 1.02 kHz<br>in D/A  |
| 15 | Power Supply Rejection                          | V <sub>DD</sub><br>V <sub>EE</sub>   | PSSR <sub>1</sub><br>PSSR <sub>2</sub> | 33<br>35                                    |   | dB<br>dB   | Input 50 mV <sub>RMS</sub> at<br>1.02 kHz                              |
| 16 | Overload Distortion(See Fig.8)                  |  |  |   |   |  | Input frequency = 1.02kHz  |

\* Typical figures are at 25°C with nominal ±5V supplies. For design aid only: not guaranteed and not subject to production testing.

Note 6: 0dBm0 = 1.185 V<sub>RMS</sub> for the μ-Law codec.

0dBm0 = 1.231 V<sub>RMS</sub> for the A-Law codec.

# MT8960/61/62/63/64/65/66/67 ISO<sup>2</sup>-CMOS

## AC Electrical Characteristics - Receive (D/A) Path

- Voltages are with respect to GNDD unless otherwise stated.  
 $T_A = 0$  to  $70^\circ\text{C}$ ,  $V_{DD} = 5\text{V} \pm 5\%$ ,  $V_{EE} = -5\text{V} \pm 5\%$ ,  $V_{Ref} = 2.5\text{V} \pm 0.5\%$ ,  $GNDA = GNDD = 0\text{V}$ , Clock Frequency =  $2.048\text{MHz}$ ,  
 Filter Gain Setting =  $0\text{dB}$ , Outputs unloaded unless otherwise specified.

|    | Characteristics   | Sym   | Min                                       | Typ*           | Max                     | Units                      | Test Conditions   |
|----|---|---|---|----------------|-------------------------|----------------------------|---|
| 1  | Analog output at $V_R$ equivalent to the overload decision level at codec | $V_{OUT}$   |   | 4.829<br>5.000 |                         | $V_{pp}$<br>$V_{pp}$       | Level at codec:<br>$\mu$ -Law: $3.17\text{ dBm0}$<br>A-Law: $3.14\text{ dBm0}$<br>$R_L = 10\text{ K}\Omega$<br>See Note 7 |
| 2  | Absolute Gain   | $G_{AR}$  | -0.25                                     |                | +0.25                   | dB                         | 0 dBm0 @ $1004\text{Hz}$  |
| 3  | Deviation of Attenuation Adjustment                                       |   | -0.10                                     |                | +0.10                   | dB                         | From Nominal Value  |
| 4  | Gain Variation With Temp. With Supplies                                   | $G_{ART}$<br>$G_{ARS}$  |   | 0.01<br>0.04   |                         | dB<br>dB/V                 | $T_A = 0^\circ\text{C}$ to $70^\circ\text{C}$   |
| 5  | Gain Tracking (See Figure 5)  | CCITT G712 (Method 1)<br>$GT_{R1}$  | -0.25<br>-0.25<br>-0.50                   |                | +0.25<br>+0.25<br>+0.50 | dB<br>dB<br>dB             | Sinusoidal Level:<br>+3 to -10 dBm0<br>Noise Signal Level:<br>-10 to -55 dBm0<br>-55 to -60 dBm0                          |
|    |   | CCITT G712 (Method 2) AT & T<br>$GT_{R2}$                                       | -0.25<br>-0.50<br>-1.50                   |                | +0.25<br>+0.50<br>+1.50 | dB<br>dB<br>dB             | Sinusoidal Level:<br>+3 to -40 dBm0<br>-40 to -50 dBm0<br>-50 to -55 dBm0   |
| 6  | Quantization Distortion (See Fig. 6)                                      | CCITT G712 (Method 1)<br>$D_{QR1}$  | 28.00<br>35.60<br>33.90<br>29.30<br>14.30 |                |                         | dB<br>dB<br>dB<br>dB<br>dB | Noise Signal Level:<br>-3 dBm0<br>-6 to -27 dBm0<br>-34 dBm0<br>-40 dBm0<br>-55 dBm0                                      |
|    |   | CCITT G712 (Method 2) AT & T<br>$D_{QR2}$                                       | 36.40<br>30.40<br>25.40                   |                |                         | dB<br>dB<br>dB             | Sinusoidal Input Level:<br>0 to -30 dBm0<br>-40 dBm0<br>-45 dBm0  |
| 7  | Idle Channel Noise  | C-message Psophometric<br>$N_{CR}$<br>$N_{PR}$                                  |   |                | 12<br>-75               | dBrnC0<br>dBm0p            | $\mu$ -Law Only<br>CCITT G712   |
| 8  | Single Frequency Noise  | $N_{SFR}$   |   |                | -56                     | dBm0                       | CCITT G712  |
| 9  | Harmonic Distortion (2nd or 3rd Harmonic)                                 |   |   |                | -46                     | dB                         | Input Signal 0 dBm0 at $1.02\text{ kHz}$  |
| 10 | Intermodulation Distortion  | CCITT G712 2 tone<br>AT & T<br>4 tone<br>$IMD_{R2}$<br>$IMD_{R3}$<br>$IMD_{R4}$ |   |                | -41<br>-47<br>-49       | dB<br>dB<br>dB             | <br>2nd order products<br>3rd order products  |

\* Typical figures are at  $25^\circ\text{C}$  with nominal  $\pm 5\text{V}$  supplies. For design aid only: not guaranteed and not subject to production testing

## Receive (D/A) Path(cont'd)

|    | Characteristics  | Sym                                    | Min                               | Typ              | Max  | Units                                  | Test Conditions  |
|----|--|--|-----------------------------------|------------------|--|--|--|
| 11 | Envelope Delay   | D <sub>AR</sub>                        |                                   |                  | 210  | μs                                     | @ 1004 Hz  |
| 12 | Envelope Delay 1000-2600 Hz<br>Variation with 600-3000 Hz<br>Frequency 400-3200 Hz   | D <sub>DR</sub>                        |                                   | 90<br>170<br>265 |  | μs<br>μs<br>μs                         | Input Signal:<br>400 - 3200 Hz digital<br>sinewave at 0 dBm0 |
| 13 | Gain Relative to < 200 Hz<br>Gain @ 1004 Hz 200 Hz<br>(See Figure 4) 300-3000 Hz<br>3300 Hz<br>3400 Hz<br>4000 Hz<br>≥ 4600 Hz | G <sub>RR</sub>                        | -0.5<br>-0.125<br>-0.350<br>-0.80 |                  | 0.125<br>0.125<br>0.125<br>0.030<br>-0.100<br>-14.0<br>-28.0 | dB<br>dB<br>dB<br>dB<br>dB<br>dB<br>dB | 0 dBm0 Input Signal<br>Receive<br>Filter<br>Response         |
| 14 | Crosstalk A/D to D/A   | CT <sub>TR</sub>                       |                                   |                  | -70  | dB                                     | 0 dBm0 @ 1.02 KHz<br>in A/D                                  |
| 15 | Power Supply V <sub>DD</sub><br>Rejection V <sub>EE</sub>  | PSRR <sub>3</sub><br>PSRR <sub>4</sub> | 33<br>35                          |                  |  | dB<br>dB                               | Input 50 mV <sub>RMS</sub> at<br>1.02 kHz                    |
| 16 | Overload Distortion(See Fig. 8)  |  |                                   |                  |  |  | Input frequency = 1.02kHz                                    |

\* Typical figures are at 25°C with nominal ±5V supplies. For design aid only: not guaranteed and not subject to production testing.

Note 7: 0dBm0 = 1.185 V<sub>RMS</sub> for μ-Law codec and 0dBm0 = 1.231 V<sub>RMS</sub> for A-Law codec.

## Pin Description

| Pin Name        | Description  |
|-----------------|--|
| CSTi            | Control ST-BUS In is a TTL-compatible digital input used to control the function of the filter/codec. Three modes of operation may be effected by applying to this input a logic high (V <sub>DD</sub> ), logic low (GNDD), or an 8-bit serial word, depending on the logic states of CA and FTi. Functions controlled are: powerdown, filter gain adjust, loopback, chip testing, SD outputs. |
| DSTi            | Data ST-BUS In accepts the incoming 8-bit PCM word. Input is TTL-compatible.   |
| C2i             | Clock Input is a TTL-compatible 2.048 MHz clock.   |
| DSTo            | Data ST-BUS Out is a three-state digital output driving the PCM bus with the outgoing 8-bit PCM word.  |
| V <sub>DD</sub> | Positive power Supply (+ 5V).  |
| FTi             | Synchronization Input is an active low digital input enabling (in conjunction with CA) the PCM input, PCM output and digital control input. It is internally sampled on every positive edge of the clock, C2i, and provides frame and channel synchronization.   |
| CA              | Control Address is a three-level digital input which enables PCM input and output and determines into which control register (A or B) the serial data, presented to CSTi, is stored.   |
| ✓ SD3           | System Drive Output is an open drain output of an N-channel transistor which has its source tied to GNDA. Inactive state is open circuit.  |
| ✓ SD4-5         | System Drive Outputs are open drain outputs of N-channel transistors which have their source tied to GNDD. Inactive state is open circuit.   |

MT8960/61/62/63/64/65/66/67 ISO<sup>2</sup>-CMOS

Pin Description (cont'd)

| Pin Name         | Description   |
|------------------|---|
| SD0-2            | System Drive Outputs are "Totempole" CMOS outputs switching between GNDD and V <sub>DD</sub> . Inactive state is logic low. |
| V <sub>EE</sub>  | Negative power supply (-5V).  |
| V <sub>X</sub>   | Voice Transmit is the analog input to the transmit filter.  |
| ANUL             | Auto Null is used to integrate an internal auto-null signal. A capacitor is connected between this pin and GNDA.            |
| V <sub>R</sub>   | Voice Receive is the analog output of the receive filter.   |
| GNDA             | Analog ground (0V).   |
| V <sub>Ref</sub> | Voltage Reference input to D to A converter.  |
| GNDD             | Digital ground (0V).  |




Figure 2a. Timing Diagram - 125µs Frame Period




Figure 2b. Timing Diagram - Output Enable

Note: In typical applications, F1i will remain low for 8 cycles of C2i. However, the device will function normally as long as  $t_{ES}$  and  $t_{EH}$  are met at each positive edge of C2i.




Figure 2c. Timing Diagram - Input/Output




Figure 3. Attenuation vs Frequency for Transmit (A/D) Filter




Figure 4. Attenuation vs Frequency for Receive (D/A) Filter






Figure 5. Variation of Gain With Input Level




Figure 6. Signal to Total Distortion Ratio vs Input Level




Figure 7. Envelope Delay Variation With Frequency




Figure 8. Overload Distortion (End-to-End)




Figure 9.  $\mu$ -Law Encoder Transfer Characteristic




Figure 10. A-Law Encoder Transfer Characteristic

## Functional Description

Figure 1 shows the functional block diagram of the MT8960-67. These devices provide the conversion interface between the voiceband analog signals of a telephone subscriber loop and the digital signals required in a digital PCM (pulse code modulation) switching system. Analog (voiceband) signals in the transmit path enter the chip at  $V_X$ , are sampled at 8 kHz, and the samples quantized and assigned 8-bit digital values defined by logarithmic PCM encoding laws. Analog signals in the receive path leave the chip at  $V_R$  after reconstruction from digital 8-bit words.

Separate switched capacitor filter sections are used for bandlimiting prior to digital encoding in the transmit path and after digital decoding in the receive path. All filter clocks are derived from the 2.048 MHz master clock input, C2i. Chip size is minimized by the use of common circuitry performing the A to D and D to A conversion. A successive approximation technique is used with capacitor arrays to define the 16 steps and 8 chords in the signal conversion process. Eight-bit PCM encoded digital data enters and leaves the chip serially on DSTi and DSTo pins respectively.

### Transmit Path

Analog signals at the input ( $V_X$ ) are firstly bandlimited to 508 kHz by an RC lowpass filter section. This performs the necessary anti-aliasing for the following first-order sampled data lowpass pre-filter which is clocked at 512 kHz. This further bandlimits the signal to 124 kHz before a fifth-order elliptic lowpass filter, clocked at 128 kHz, provides the 3.4 kHz bandwidth required by the encoder section. A 50/60 Hz third-order highpass notch filter clocked at 8 kHz completes the transmit filter path. Accumulated DC offset is cancelled in this last section by a switched-capacitor auto-zero loop which integrates the sign bit of the encoded PCM word, fed back from the codec and injects this voltage level into the non-inverting input of the comparator. An integrating capacitor (of value between 0.1 and 1  $\mu$ F) must be externally connected from this point (ANUL) to the Analog Ground (GNDA).

The absolute gain of the transmit filter (nominally 0 dB at 1 kHz) can be adjusted from 0 dB to 7 dB in 1 dB steps by means of three binary controlled gain pads.

The resulting bandpass characteristics with the limits shown in Figure 3 meet the CCITT and AT & T recommended specifications. Typical attenuations

are 30 dB for 0-60 Hz and 35 dB for 4.6 kHz and above.

The filter output signal is an 8 kHz staircase waveform which is fed into the codec capacitor array, or alternatively, into an external capacitive load of 250 pF when the chip is in the test mode. The digital encoder generates an eight-bit digital word representation of the 8 kHz sampled analog signal. The first bit of serial data stream is bit 7 (MSB) and represents the sign of the analog signal. Bits 4-6 represent the chord which contains the analog sample value. Bits 0-3 represent the step value of the analog sample within the selected chord. The MT8960-63 provide a sign plus magnitude PCM output code format. The MT8964/66 PCM output code conforms to the AT & T D3 specification, i.e., true sign bit and inverted magnitude bits. The MT8965/67 PCM output code conforms to the CCITT specifications with alternate mark inversion (even bits inverted). See Figs. 9 and 10 for the digital output code corresponding to the analog voltage,  $V_{IN}$ , at  $V_X$  input.

The eight-bit digital word is output at DSTo at a nominal rate of 2.048 MHz, via the output buffer as the first 8-bits of the 125  $\mu$ s sampling frame.

### Receive Path

An eight-bit PCM encoded digital word is received on DSTi input once during the 125  $\mu$ s period and is loaded into the input register. A charge proportional to the received PCM word appears on the capacitor array and an 8 kHz sample and hold circuit integrates this charge and holds it for the rest of the sampling period.

The receive (D/A) filter provides interpolation filtering on the 8 kHz sample and hold signal from the codec. The filter consists of a 3.4 kHz lowpass fifth-order elliptic section clocked at 128 kHz and performs bandlimiting and smoothing of the 8 kHz "staircase" waveform. In addition,  $\sin x/x$  gain correction is applied to the signal to compensate for the attenuation of higher frequencies caused by the capacitive sample and hold circuit. The absolute gain of the receive filter can be adjusted from 0 dB to -7 dB in 1 dB steps by means of three binary controlled gain pads. The resulting lowpass characteristics, with the limits shown in Figure 4, meet the CCITT and AT & T recommended specifications.

Typical attenuation at 4.6 kHz and above is 30 dB. The filter is followed by a buffer amplifier which will drive 5V peak/peak into a 10k ohm load, suitable for driving electronic 2-4 wire circuits.

**V<sub>Ref</sub>**

An external voltage must be supplied to the V<sub>Ref</sub> pin which provides the reference voltage for the digital encoding and decoding of the analog signal. For V<sub>Ref</sub> = 2.5V, the digital encode decision value for overload (maximum analog signal detect level) is equal to an analog input V<sub>IN</sub> = 2.415V (μ-Law version) or 2.5V (A-Law version) and is equivalent to a signal level of 3.17 dBm0 or 3.14 dBm0 respectively, at the codec.

The analog output voltage from the decoder at V<sub>R</sub> is defined as:

μ-Law:

$$V_{Ref} X \left[ \left( \frac{-0.5}{128} \right) + \left( \frac{2^C}{128} \right) \left( \frac{16.5+S}{33} \right) \right] \pm V_{OFFSET}$$

A-Law:

$$V_{Ref} X \left[ \left( \frac{2^{C+1}}{128} \right) \left( \frac{0.5+S}{32} \right) \right] \pm V_{OFFSET} \quad C=0$$

$$V_{Ref} X \left[ \left( \frac{2^C}{128} \right) \left( \frac{16.5+S}{32} \right) \right] \pm V_{OFFSET} \quad C \neq 0$$

where C = chord number (0-7)

S = step number (0-15)

V<sub>Ref</sub> is a high impedance input with a varying capacitive load of up to 40 pF.

The recommended reference voltage for the MT8960 series of codecs is 2.5V ± 0.5%. The output voltage from the reference source should have a maximum temperature coefficient of 100 ppm/°C. This voltage should have a total regulation tolerance of ±0.5% both for changes in the input voltage and output loading of the voltage reference source. A voltage reference circuit capable of meeting these specifications is shown in Figure 11. Analog Devices AD1403A voltage

reference circuit is capable of driving a large number of codecs due to the high input impedance of the V<sub>Ref</sub> input. Normal precautions should be taken in PCB layout design to minimize noise coupling to this pin. A 0.1 μF capacitor connected from V<sub>Ref</sub> to ground and located as close as possible to the codec is recommended to minimize noise entering through V<sub>Ref</sub>. This capacitor should have good high frequency characteristics.

**Timing**

The codec operates in a synchronous manner (see Figure 2a). The codec is activated on the first positive edge of C2i after F<sub>TI</sub> has gone low. The digital output at DSTo (which is a three-state output driver) will then change from a high impedance state to the sign bit of the encoded PCM word to be output. This will remain valid until the next positive edge, when the next most significant bit will be output.

On the first negative clock edge (after F<sub>TI</sub> signal has been internally synchronized and CA is at GNDD or V<sub>EE</sub>) the logic signal present at DSTi will be clocked into the input shift register as the sign bit of the incoming PCM word.

The eight-bit word is thus input at DSTi on negative edges of C2i and output at DSTo on positive edges of C2i.

F<sub>TI</sub> must return to a high level after the eighth clock pulse causing DSTo to enter high impedance and preventing further input data to DSTi. F<sub>TI</sub> will continue to be sampled on every positive edge of C2i. (Note: F<sub>TI</sub> may subsequently be taken low during the same sampling frame to enable entry of serial data into CSTi. This occurs usually mid-frame, in conjunction with CA = V<sub>DD</sub>, in order to enter an 8-bit control word into Register B. In this case, PCM input and output are inhibited by CA at V<sub>DD</sub>.)




Figure 11. Typical Voltage Reference Circuit

Internally the codec will then perform a decode cycle on the newly input PCM word. The sampled and held analog signal thus decoded will be updated 25  $\mu$ s from the start of the cycle. After this the analog input from the filter is sampled for 18  $\mu$ s, after which digital conversion takes place during the remaining 82  $\mu$ s of the sampling cycle.

Since a single clock frequency of 2.048 MHz is required, all digital data is input and output at this rate. DSTo, therefore, assumes a high impedance state for all but 3.9  $\mu$ s of the 125  $\mu$ s frame. Similarly, DSTi input data is valid for only 3.9  $\mu$ s.

### Digital Control Functions

CSTi is a digital input (levels GNDD to V<sub>DD</sub>) which is used to control the function of the filter/codec. It operates in three different modes depending on the logic levels applied to the Control Address input (CA) and chip enable input ( $\overline{F}Ti$ ) (see Table 1).

#### Mode 1

CA = -5V (V<sub>EE</sub>); CSTi = 0V (GNDD)

The filter/codec is in normal operation with nominal transmit and receive gain of 0dB. The SD outputs are in their active states and the test modes cannot be entered.

CA = -5V (V<sub>EE</sub>); CSTi = +5V (V<sub>DD</sub>)

A state of powerdown is forced upon the chip whereby DSTo becomes high impedance, V<sub>R</sub> is connected to GNDA and all analog sections have power removed.

#### Mode 2

CA = -5V (V<sub>EE</sub>); CSTi receives an eight-bit control word

CSTi accepts a serial data stream synchronously with DSTi (i.e., it accepts an eight-bit serial word in a 3.9  $\mu$ s timeslot, updated every 125  $\mu$ s, and is specified identically to DSTi for timing considerations). This eight-bit control word is entered into Control Register A and enables programming of the following functions: transmit and receive gain, powerdown, loopback. Register B is reset to zero and the SD outputs assume their inactive state. Test modes cannot be entered.

#### Mode 3

CA = 0V (GNDD); CSTi receives an eight-bit control word

As in Mode 2, the control word enters Register A and the aforementioned functions are controlled. In this mode, however, Register B is not reset, thus not affecting the states of the SD outputs.

CA = +5V (V<sub>DD</sub>); CSTi receives an 8-bit control word

In this case the control word is transferred into Register B. Register A is unaffected. The input and output of PCM data is inhibited.

The contents of Register B controls the six uncommitted outputs SD0-SD5 (four outputs, SD0-SD3, on MT8960/61/64/65 versions of chip) and also provide entry into one of the three test modes of the chip.

| MODE   | CA              | CSTi            | FUNCTION   |
|--|-----------------|-----------------|--|
| 1  | V <sub>EE</sub> | GNDD            | Normal chip operation.   |
|  |                 | V <sub>DD</sub> | Powerdown.   |
| 2  | V <sub>EE</sub> | Serial Data     | Eight-bit control word into register A. Register B is reset.   |
| 3  | GNDD            | Serial Data     | Eight-bit control word into Register A. Register B unaffected. |
|  | V <sub>DD</sub> | Serial Data     | Eight-bit control word into Register B. Register A unaffected. |
| Note 1: $\overline{F}Ti$ at GNDD for each mode of operation.                   |                 |                 |  |
| Note 2: PCM input and output inhibited by CA = V <sub>DD</sub> when in Mode 3. |                 |                 |  |

Table 1 - Digital Control Modes

Note: For Modes 1 and 2,  $\overline{FTI}$  must be at logic low for one period of 3.9  $\mu$ s, in each 125  $\mu$ s cycle, when PCM data is being input and output, and the control word at  $CSTi$  enters Register A. For Mode 3,  $\overline{FTI}$  must be at a logic low for two periods of 3.9  $\mu$ s, in each 125  $\mu$ s cycle. In the first period, CA must be at GNDD or  $V_{EE}$ , and in the second period CA must be high ( $V_{DD}$ ).

### Control Registers A, B

The contents of these registers control the filter/codec functions as described in Tables 2 and 3.

Bit 7 of the registers is the MSB and is defined as the first bit of the serial data stream input (corresponding to the sign bit of the PCM word).

On initial power-up these registers are set to the powerdown condition for a maximum of 25 clock cycles, during which time it is impossible to change the data in these registers.

### Chip Testing

By enabling Register B with valid data (eight-bit control word input to  $CSTi$  when  $\overline{FTI} = \text{GNDD}$  and  $CA = V_{CC}$ ) the chip testing mode can be entered. Bits 6 and 7 (most sign bits) define states for testing the transmit filter, receive filter and the codec function. The input in each case is  $V_X$  input and the output in each case is  $V_R$  output. (See Table 3 for details.)

### Loopback

Loopback of the filter/codec is controlled by the control word entered into Register A. Bits 6 and 7 (most sign bits) provide either a digital or analog loopback condition. Digital loopback is defined as follows:

- PCM input data at  $DSTi$  is staticized normally in the PCM input register and the output of this register is connected to the input of the 3-state PCM output buffer.
- The digital input to the codec is forced to (-0).
- The output of the PCM encoder is disabled and thus the encoded data is lost. The PCM output at  $DSTo$  is determined by the PCM input data.

Analog loopback is defined as follows:

- PCM input data is staticized, decoded and filtered as normal but not output at  $V_R$ .

| BIT 2 | BIT 1 | BIT 0            | TRANSMIT (A/D)<br>FILTER GAIN (dB) |
|-------|-------|------------------|------------------------------------|
| 0     | 0     | 0                | 0                                  |
| 0     | 0     | 1                | +1                                 |
| 0     | 1     | 0                | +2                                 |
| 0     | 1     | 1                | +3                                 |
| 1     | 0     | 0                | +4                                 |
| 1     | 0     | 1                | +5                                 |
| 1     | 1     | 0                | +6                                 |
| 1     | 1     | 1                | +7                                 |
| BIT 5 | BIT 4 | BIT 3            | RECEIVE (D/A)<br>FILTER GAIN (dB)  |
| 0     | 0     | 0                | 0                                  |
| 0     | 0     | 1                | -1                                 |
| 0     | 1     | 0                | -2                                 |
| 0     | 1     | 1                | -3                                 |
| 1     | 0     | 0                | -4                                 |
| 1     | 0     | 1                | -5                                 |
| 1     | 1     | 0                | -6                                 |
| 1     | 1     | 1                | -7                                 |
| BIT 7 | BIT 6 | FUNCTION CONTROL |                                    |
| 0     | 0     | Normal operation |                                    |
| 0     | 1     | Digital Loopback |                                    |
| 1     | 0     | Analog Loopback  |                                    |
| 1     | 1     | Powerdown        |                                    |

Table 2 - Control States - Register A

- Analog output buffer at  $V_R$  has its input shorted to GNDA and disconnected from the receive filter output.
- Analog input at  $V_X$  is disconnected from the transmit filter input.
- The receive filter output is connected to the transmit filter input. Thus the decode signal is fed back through the receive path and encoded in the normal way. The analog output buffer at  $V_R$  is not tested by this configuration.

In both cases of loopback,  $DSTi$  is the input and  $DSTo$  is the output.





### Logic Control Outputs SD0-5

These outputs are directly controlled by the logic states of bits 0-5 in Register B. A logic low (GNDD) in Register B causes the SD outputs to assume an inactive state. A logic high ( $V_{DD}$ ) in Register B causes the SD outputs to assume an active state (see Table 3). SD0-2 switch between GNDD and  $V_{DD}$  and may be used to control external logic or transistor circuitry, for example, that employed on the line card for performing such functions as relay drive for application of ringing to line, message waiting indication, etc.

SD3-5 are used primarily to drive external analog circuitry. Examples may include the switching in or out of gain sections or filter sections (eg., ring trip filter) (Figure 13).

MT8962/8963/8966/8967 provides all six SD outputs.

MT8960/61/64/65 each packaged in an 18-pin DIP provide only four control outputs, SD0-3.




Figure 12. Typical Line Termination

| BITS 0-2 |       | LOGIC CONTROL OUTPUTS SD0-SD2                               |  |
|----------|-------|---|--|
| 0        |       | Inactive state - logic low (GNDD).                          |  |
| 1        |       | Active state - logic high ( $V_{DD}$ ).                     |  |
| BIT 3    |       | LOGIC CONTROL OUTPUT SD <sub>3</sub>                        |  |
| 0        |       | Inactive state - High Impedance.                            |  |
| 1        |       | Active state - GNDA.  |  |
| BITS 4,5 |       | LOGIC CONTROL OUTPUTS SD <sub>4</sub> , SD <sub>5</sub>     |  |
| 0        |       | Inactive state - High Impedance.                            |  |
| 1        |       | Active state - GNDD.  |  |
| BIT 7    | BIT 6 | CHIP TESTING CONTROLS                                       |  |
| 0        | 0     | Normal operation.   |  |
| 0        | 1     | Transmit filter testing, i.e.:                              |  |
|          |       | Transmit filter input connected to $V_X$ input              |  |
|          |       | Receive filter and Buffer disconnected from $V_R$           |  |
| 1        | 0     | Receive filter testing, i.e.:                               |  |
|          |       | Receive filter input connected to $V_X$ input               |  |
|          |       | Receive filter input disconnected from codec                |  |
| 1        | 1     | Codec testing, i.e.:  |  |
|          |       | Codec analog input connected to $V_X$                       |  |
|          |       | Codec analog input disconnected from transmit filter output |  |
|          |       | Codec analog output connected to $V_R$                      |  |
|          |       | $V_R$ disconnected from receive filter output               |  |

Table 3 - Control States - Register B

## Powerdown

Powerdown of the chip is achieved in several ways:

### Internal Control:

- 1) Initial Power-up. Initial application of  $V_{DD}$  and  $V_{EE}$  causes powerdown for a period of 25 clock cycles and during this period the chip will accept input only from C2i. The B-register is reset to zero forcing SD0-5 to be inactive. Bits 0-5 of Register A (gain adjust bits) are forced to zero and bits 6 and 7 of Register A become logic high thus reinforcing the powerdown.
- 2) Loss of C2i. Powerdown is entered 10 to 40  $\mu$ s after C2i has assumed a continuous logic high ( $V_{DD}$ ). In this condition the chip will be in the same state as in (1) above.

Note: If C2i stops at a continuous logic low (GNDD), the digital data and status is indeterminate.

### External Control:

- 1) Register A. Powerdown is controlled by bits 6 and 7 (when both at logic high) of Register A which in turn receives its control word input via CSTi, when  $\overline{FTi}$  is low and CA input is either at  $V_{EE}$  or GNDD. Power is removed from the filters and analog sections of the chip. The analog output buffer at  $V_R$  will be connected to GNDA. DSto becomes high impedance and the clocks to the majority of the logic are stopped. SD outputs are unaffected and may be updated as normal.
- 2) CSTi Input. With CA at  $V_{EE}$  and CSTi held at continuous logic high the chip assumes the same state as described in External Control (1) above.




Figure 13. Typical Use of the Special Drive Outputs




Figure 14. Example Architecture of a Simple Digital Switching System Using The MT8960-67



MITEL

# ISO-CMOS ST-BUS™ FAMILY MT8980D Digital Time/Space Crosspoint Switch

9161-002-071-NA

ISSUE 4

January 1988


## Features

- MITEL ST-BUS™ Compatible
- 8-Line x 32-Channel Inputs
- 8-Line x 32-Channel Outputs
- 256 Ports Non-Blocking Switch
- Single Power Supply (+ 5 V)
- Low Power Consumption: 30 mW Typ.
- Microprocessor-Control Interface
- Three-State Serial Outputs

## Description

This VLSI ISO-CMOS device is designed for switching PCM-encoded voice or data, under microprocessor control, in a modern digital exchange, PBX or Central Office. It provides simultaneous connections for up to 256 64 kbit/s channels. Each of the eight serial inputs and outputs consist of 32 64 kbit/s channels multiplexed to form a 2048 kbit/s ST-BUS™ stream. In addition, the MT8980 provides microprocessor read and write access to individual ST-BUS channels.

## Pin Connections



Ordering Information -40°C to +85°C  
 MT8980DC 40 Pin Ceramic DIL (Cerdip)  
 MT8980DE 40 Pin Plastic DIL  
 MT8980DP 44 Pin Plastic PLCC




Figure 1 - Functional Block Diagram

MT8980D ISO-CMOS

Absolute Maximum Ratings\*

|   | Parameter                  | Symbol | Min            | Max            | Units |
|---|----------------------------|--------|----------------|----------------|-------|
| 1 | $V_{DD} - V_{SS}$          |        | -0.3           | 7              | V     |
| 2 | Voltage on Digital Inputs  | $V_I$  | $V_{SS} - 0.3$ | $V_{DD} + 0.3$ | V     |
| 3 | Voltage on Digital Outputs | $V_O$  | $V_{SS} - 0.3$ | $V_{DD} + 0.3$ | V     |
| 4 | Current at Digital Outputs | $I_O$  |                | 40             | mA    |
| 5 | Storage Temperature        | $T_S$  | -65            | +150           | °C    |
| 6 | Package Power Dissipation  | $P_D$  |                | 2              | W     |

\*Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied

Recommended Operating Conditions - Voltages are with respect to ground ( $V_{SS}$ ) unless otherwise stated

|   | Characteristics       | Sym      | Min  | Typ <sup>1</sup> | Max      | Units | Test Conditions |
|---|-----------------------|----------|------|------------------|----------|-------|-----------------|
| 1 | Operating Temperature | $T_{OP}$ | -40  |                  | +85      | °C    |                 |
| 2 | Positive Supply       | $V_{DD}$ | 4.75 |                  | 5.25     | V     |                 |
| 3 | Input Voltage         | $V_I$    | 0    |                  | $V_{DD}$ | V     |                 |

<sup>1</sup> Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing

DC Electrical Characteristics - Voltages are with respect to ground ( $V_{SS}$ ) unless otherwise stated

|    | Characteristics        | Sym      | Min | Typ <sup>1</sup> | Max | Units | Test Conditions                     |
|----|------------------------|----------|-----|------------------|-----|-------|-------------------------------------|
| 1  | Supply Current         | $I_{DD}$ |     | 6                | 10  | mA    | Outputs unloaded                    |
| 2  | Input High Voltage     | $V_{IH}$ | 2.0 |                  |     | V     |                                     |
| 3  | Input Low Voltage      | $V_{IL}$ |     |                  | 0.8 | V     |                                     |
| 4  | Input Leakage          | $I_{IL}$ |     |                  | 5   | µA    | $V_I$ between $V_{SS}$ and $V_{DD}$ |
| 5  | Input Pin Capacitance  | $C_I$    |     | 8                |     | pF    |                                     |
| 6  | Output High Voltage    | $V_{OH}$ | 2.4 |                  |     | V     | $I_{OH} = 10$ mA                    |
| 7  | Output High Current    | $I_{OH}$ | 10  | 15               |     | mA    | Sourcing, $V_{OH} = 2.4$ V          |
| 8  | Output Low Voltage     | $V_{OL}$ |     |                  | 0.4 | V     | $I_{OL} = 5$ mA                     |
| 9  | Output Low Current     | $I_{OL}$ | 5   | 10               |     | mA    | Sinking, $V_{OL} = 0.4$ V           |
| 10 | High Impedance Leakage | $I_{OZ}$ |     |                  | 5   | µA    | $V_O$ between $V_{SS}$ and $V_{DD}$ |
| 11 | Output Pin Capacitance | $C_O$    |     | 8                |     | pF    |                                     |

<sup>1</sup> Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing




Figure 2 - Output Test Load

AC Electrical Characteristics' - Clock Timing (Figures 3 and 4)

|   |                       | Characteristics           | Sym              | Min   | Typ <sup>1</sup> | Max | Units | Test Conditions |
|---|-----------------------|---------------------------|------------------|-------|------------------|-----|-------|-----------------|
| 1 | I<br>N<br>P<br>U<br>T | Clock Period <sup>2</sup> | t <sub>CLK</sub> | 220   | 244              | 300 | ns    |                 |
| 2 |                       | Clock Width High          | t <sub>CH</sub>  | 95    | 122              | 150 | ns    |                 |
| 3 |                       | Clock Width Low           | t <sub>CL</sub>  | 110   | 122              | 150 | ns    |                 |
| 4 |                       | Clock Transition Time     | t <sub>CTT</sub> |       | 20               |     | ns    |                 |
| 5 |                       | Frame Pulse Set up Time   | t <sub>FPS</sub> | 20    |                  | 200 | ns    |                 |
| 6 |                       | Frame Pulse Hold Time     | t <sub>FPH</sub> | 0.020 |                  | 50  | μs    |                 |
| 7 |                       | Frame Pulse Width         | t <sub>FPW</sub> |       | 244              |     | ns    |                 |

<sup>1</sup> Timing is over recommended temperature & power supply voltages

<sup>2</sup> Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

\* Contents of Connection Memory are not lost if the clock stops, however, ST-BUS outputs go into the high impedance state.

NB: Frame Pulse is repeated every 512 cycles of C4i




Figure 3 - Frame Alignment




Figure 4 - Clock Timing

MT8980D ISO-CMOS

AC Electrical Characteristics<sup>1</sup> - Serial Streams (Figures 2, 5, 6 and 7)

|   |                                 | Characteristics                 | Sym              | Min | Typ <sup>2</sup> | Max | Units | Test Conditions         |
|---|---------------------------------|---------------------------------|------------------|-----|------------------|-----|-------|-------------------------|
| 1 | O<br>U<br>T<br>P<br>U<br>T<br>S | STo0/7 Delay - Active to High Z | t <sub>SAZ</sub> | 20  | 50               | 80  | ns    | RL = 1 kΩ*, CL = 150 pF |
| 2 |                                 | STo0/7 Delay - High Z to Active | t <sub>SZA</sub> | 25  | 60               | 125 | ns    | CL = 150 pF             |
| 3 |                                 | STo0/7 Delay - Active to Active | t <sub>SAA</sub> | 30  | 65               | 125 | ns    | CL = 150 pF             |
| 4 |                                 | STo0/7 Hold Time                | t <sub>SOH</sub> | 25  | 45               |     | ns    | CL = 150 pF             |
| 5 |                                 | Output Driver Enable Delay      | t <sub>OED</sub> |     | 45               | 125 | ns    | RL = 1 kΩ*, CL = 150 pF |
| 6 |                                 | External Control Hold Time      | t <sub>XCH</sub> | 0   | 50               |     | ns    | CL = 150 pF             |
| 7 |                                 | External Control Delay          | t <sub>XCD</sub> |     | 75               | 110 | ns    | CL = 150 pF             |
| 8 | I                               | Serial Input Set up Time        | t <sub>SIS</sub> |     | -40              | -20 | ns    |                         |
| 9 | N                               | Serial Input Hold Time          | t <sub>SIH</sub> | 90  |                  |     | ns    |                         |

<sup>1</sup> Timing is over recommended temperature & power supply voltages  
<sup>2</sup> Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing  
\* High impedance is measured by pulling to the appropriate rail with R<sub>L</sub>, with timing corrected to cancel time taken to discharge C<sub>L</sub>




Fig. 5 - Serial Outputs and External Control




Fig. 6 - Output Driver Enable




Fig. 7 - Serial Inputs

AC Electrical Characteristics<sup>1</sup> - Processor Bus (Figures 2 and 8)

|    | Characteristics             | Sym       | Min | Typ <sup>2</sup> | Max | Units  | Test Conditions                                  |
|----|-----------------------------|-----------|-----|------------------|-----|--------|--|
| 1  | Chip Select Set up Time     | $t_{CSS}$ | 20  | 0                |     | ns     |  |
| 2  | Read/Write Set up Time      | $t_{RWS}$ | 25  | 5                |     | ns     |  |
| 3  | Address Set up Time         | $t_{ADS}$ | 25  | 5                |     | ns     |  |
| 4  | Acknowledgement Delay Fast  | $t_{AKD}$ |     | 40               | 100 | ns     | $CL = 150\text{ pf}$                             |
|    | Slow                        | $t_{AKD}$ | 2.7 |                  | 7.2 | cycles | $C4i\text{ cycles}^{\oplus}$                     |
| 5  | Fast Write Data Set up Time | $t_{FVS}$ | 20  |                  |     | ns     |  |
| 6  | Slow Write Data Delay       | $t_{SWD}$ |     | 2.0              | 1.7 | cycles | $C4i\text{ cycles}^{\oplus}$                     |
| 7  | Read Data Set up Time       | $t_{RDS}$ |     |                  | 0.5 | cycles | $C4i\text{ cycles}^{\oplus}, CL = 150\text{ pf}$ |
| 8  | Data Hold Time Read         | $t_{DHT}$ | 20  |                  |     | ns     | $RL = 1\text{ K}\Omega^*, CL = 150\text{ pf}$    |
|    | Write                       | $t_{DHT}$ | 20  | 10               |     | ns     |  |
| 9  | Read Data To High Impedance | $t_{RDZ}$ |     | 50               | 90  | ns     | $RL = 1\text{ K}\Omega^*, CL = 150\text{ pf}$    |
| 10 | Chip Select Hold Time       | $t_{CSH}$ | 0   |                  |     | ns     |  |
| 11 | Read/Write Hold Time        | $t_{RWH}$ | 0   |                  |     | ns     |  |
| 12 | Address Hold Time           | $t_{ADH}$ | 0   |                  |     | ns     |  |
| 13 | Acknowledgement Hold Time   | $t_{AKH}$ | 10  | 60               | 80  | ns     | $RL = 1\text{ K}\Omega^*, CL = 150\text{ pf}$    |

<sup>1</sup> Timing is over recommended temperature & power supply voltages.

<sup>2</sup> Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

\* High Impedance is measured by pulling to the appropriate rail with  $R_L$ , with timing corrected to cancel time taken to discharge  $C_L$ .

<sup>⊕</sup> Processor accesses are dependent on the C4i clock, and so some timings are expressed as multiples of the C4i clock period




Figure 8 - Processor Bus



# MOTOROLA SEMICONDUCTOR TECHNICAL DATA

## Advance Information Dual Tone Multiple Frequency Receiver

The MC145436 is a silicon-gate CMOS LSI device containing the filter and decoder for detection of a pair of tones conforming to the DTMF standard with outputs in hexadecimal. Switched capacitor filter technology is used together with digital circuitry for the timing control and output circuits. The MC145436 provides excellent power-line noise and dial tone rejection, and is suitable for applications in central office equipment, PABX, key-phone systems, remote control equipment, and consumer telephony products.

- Single +5 V Power Supply
- Detects All 16 Standard Digits
- Uses Inexpensive 3.579545 MHz Colorburst Crystal
- Provides Guard Time Controls to Improve Speech Immunity
- Output in 4-Bit Hexadecimal Code
- Built-In 60 Hz and Dial Tone Rejection
- Pin Compatible with SS1-204


MC145436



P-SUFFIX  
PLASTIC  
CASE 848

### PIN ASSIGNMENT

|                 |   |    |                  |
|-----------------|---|----|------------------|
| D2              | 1 | 14 | D4               |
| D1              | 2 | 13 | D6               |
| EX              | 3 | 12 | DV               |
| VDD             | 4 | 11 | ATN              |
| ET              | 5 | 10 | Z <sub>in</sub>  |
| Z <sub>in</sub> | 6 | 9  | Z <sub>out</sub> |
| A <sub>in</sub> | 7 | 8  | END              |



The document contains information on a new product. Specifications and information herein are subject to change without notice.

MOTOROLA TELECOMMUNICATIONS DEVICE DATA

## ABSOLUTE MAXIMUM RATINGS

(Voltages Referenced to GND Unless Otherwise Noted)

| Rating  | Symbol           | Value   | Unit |
|---|------------------|---|------|
| DC Supply Voltage                             | V <sub>DD</sub>  | -0.5 to +8.0                                  | V    |
| Input Voltage, Any Pin Except A <sub>in</sub> | V <sub>in</sub>  | -0.5 to V <sub>DD</sub> + 0.5                 | V    |
| Input Voltage, A <sub>in</sub>                | V <sub>in</sub>  | V <sub>DD</sub> - 10 to V <sub>DD</sub> + 0.5 | V    |
| DC Current Drain per Pin                      | I                | ±10   | mA   |
| Operating Temperature Range                   | T <sub>A</sub>   | -40 to +85                                    | °C   |
| Storage Temperature Range                     | T <sub>stg</sub> | -65 to +150                                   | °C   |

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid applications of any voltage higher than the maximum rated voltages to the high impedance circuit.

For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> ≤ V<sub>in</sub> or V<sub>out</sub> ≤ V<sub>DD</sub>. Reliability of operation is enhanced if unused inputs are tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

## ELECTRICAL CHARACTERISTICS

(A<sub>1</sub> Polarity Referenced to V<sub>DD</sub> = 5.0 V ± 10%, T<sub>A</sub> = -40 to +85°C Unless Otherwise Noted)


| Parameter   | Symbol                                    | Min | Typ | Max | Unit |
|---|---|-----|-----|-----|------|
| DC Supply Voltage   | V <sub>DD</sub>                           | 4.5 | 5   | 5.5 | V    |
| Supply Current (f <sub>CLK</sub> = 3.58 MHz)                                  | I <sub>DD</sub>                           | —   | 7   | 15  | mA   |
| Input Current   | I <sub>in</sub>                           | —   | —   | 200 | μA   |
|   | GT, EN, X <sub>in</sub> , X <sub>en</sub> | —   | —   | ±1  | μA   |
| Input Voltage Low   | V <sub>IL</sub>                           | —   | —   | 1.5 | V    |
|   | EN, GT, X <sub>en</sub>                   | —   | —   | —   | V    |
| Input Voltage High  | V <sub>IH</sub>                           | 3.5 | —   | —   | V    |
|   | EN, GT, X <sub>en</sub>                   | —   | —   | —   | V    |
| High Level Output Current (V <sub>OH</sub> = V <sub>DD</sub> - 0.5 V; Source) | I <sub>OH</sub>                           | 800 | —   | —   | μA   |
|   | Data, DV                                  | —   | —   | —   | μA   |
| Low Level Output Current (V <sub>OL</sub> = 0.4 V; Sink)                      | I <sub>OL</sub>                           | 1.0 | —   | —   | mA   |
|   | Data, DV                                  | —   | —   | —   | mA   |
| Input Impedance   | R <sub>in</sub>                           | 90  | 100 | —   | kΩ   |
|   | A <sub>in</sub>                           | —   | —   | —   | kΩ   |
| Fanout  | FO  | —   | —   | 10  |      |
|   | ATB                                       | —   | —   | —   |      |
| Input Capacitance   | C <sub>in</sub>                           | —   | 6   | —   | pF   |
|   | X <sub>en</sub> , EN                      | —   | —   | —   | pF   |

ANALOG CHARACTERISTICS (V<sub>DD</sub> = 5.0 V ± 10%, T<sub>A</sub> = -40 to +85°C)


| Parameter                                     | Min           | Typ  | Max  | Unit             |
|---|---------------|------|------|------------------|
| Signal Level for Detection (A <sub>in</sub> ) | -32           | —    | -2   | dBm              |
| Twist = High Tone/Low Tone                    | -10           | —    | 10   | dB               |
| Frequency Detect Bandwidth (Notes 1 and 2)    | ±11.5 ± 2 kHz | ±2.5 | ±3.5 | % f <sub>c</sub> |
| 80 Hz Tolerance                               | —             | —    | 0.8  | Vrms             |
| Dial Tone Tolerance (Note 3)                  | —             | —    | 0    | dB               |
| (Dial Tone 330 ± 440)                         | —             | —    | —    | dB               |
| Noise Tolerance (Notes 3 and 4)               | —             | —    | -12  | dB               |
| Power Supply Noise (Wide Band)                | —             | —    | 10   | mV p-p           |
| Talk Off (Mixed Tone / CM7290)                | —             | 2    | —    | Hz               |

## NOTES:


1. f<sub>c</sub> is center frequency of bandpass filter.
2. Maximum frequency detect bandwidth of the 1477 Hz filter is ±3.5% to -4%.
3. Referenced to lower amplitude tone.
4. Bandwidth limited 10 to 3.4 kHz Gaussian noise.



|                        |        |              |
|------------------------|--------|--------------|
| Title                  |        |              |
| Subscriber Line Module |        |              |
| Size                   | Number | Revision     |
| A4                     |        | 1            |
| Date: 29-JUL 1994      |        | Sheet 1 of   |
| File: D:\PABX\SLIC/1   |        | Drawn By: WF |



|                   |            |              |  |
|-------------------|------------|--------------|--|
| Title             |            | DTMF DECODER |  |
| Size              | Number     | Revi         |  |
| A4                |            |              |  |
| Date: 29-JUL 1994 | Sheet 1 of |              |  |
| File: DTMF/1      | Drawn By:  |              |  |



|                                 |        |              |
|---------------------------------|--------|--------------|
| Title      Time Slot Assignment |        |              |
| Size                            | Number | Revision     |
| A4                              |        | 1            |
| Date: 29-JUL 1994               |        | Sheet 2 of 2 |
| File: CB/2                      |        | Drawn By: UP |

